数电第六章答案全部

第六章1试比较时序电路与组合逻辑电路在电路结构和逻辑功能上的不同。解在组合逻辑电路中，任一时刻的输出仅与该时刻输入变量的取值有关，而与输入变量的历史情况无关，组合电路仅由门电路组成，不包含记忆元件；在时序逻辑电路中，任意时刻的输出不仅与该时刻输入变量的取值有关，而且与电路的原状态，即与过去的输入情况有关。时序逻辑电路的结构有两个特点第一，时序逻辑电路包含组合逻辑电路和存储电路两部分。存储电路具有记忆功能，通常由触发器组成；第二，存储电路的状态反馈到组合逻辑电路的输入端，与外部输入信号共同决定组合逻辑电路的输出，组合逻辑电路的输出除包含外部输出外，还包含连接到存储电路的内部输出，它将控制存储电路的状态转移。2已知一MEALY型时序电路的状态表如表P62所示，试画出该时序电路的状态图。解状态图如图解62所示。3已知一MOORE型时序电路的状态表如表P63所示，试画出该时序电路的状态图。解状态图如图解63所示。4已知一MEALY型时序电路的状态图如图P64所示，试列出该时序电路的状态表。图P64解状态表如表解64所示。5已知一MOORE型时序电路的状态图如图P65所示，试列出该时序电路的状态表。设初始状态为000，触发器为上升沿起作用，画出工作波形图（不少于8个时钟脉冲）。图P65解状态表如表解65所示，波形图如图解65所示。6环型计数器电路如图P66A,B所示，作出其状态表和状态图。图P66解（A）该电路由JKFF构成环形计数器，状态方程为112011210,QQQQQQNNN状态表如表解66所示，状态图如图解66所示。（B）该电路由DFF构成环形计数器，状态方程，状态表，状态图均与（A）相同。7扭环型计数器电路如图P67A,B所示，作出其状态表和状态图。图P67解（A）该电路由JKFF构成扭环形计数器，状态方程为210QQN011QQN112QQN状态表如表解67所示，状态图如图解67所示。（B）该电路由DFF构成扭环形计数器，状态方程，状态表，状态图均与（A）相同。8分析图P68所示的MEALY型时序电路，求出其状态转移函数和输出函数，列出状态表，画出其状态图，分析电路功能。图P68解状态方程为101110,XQXQQXQNN输出函数为1QXZ状态表如表解68所示，状态图如图解68所示。逻辑功能为110序列检测器。9分析图P69所示的MOORE型时序电路，求出其状态转移函数和输出函数，列出状态表，画出其状态图，分析电路功能。设初始状态为000，画出工作波形图（不少于8个时钟脉冲）。图P69解状态方程为112011210212010,QQQQQQQQQQQQNNN输出函数为2QZ状态表如表解69所示，状态图和波形图如图解69所示。逻辑功能为模8移位型计数器。1分析图P610所示的脉冲异步时序电路，求出其状态转移函数和输出函数，列出状态表，画出其状态图，分析电路功能。设初始状态为000，画出工作波形图（不少于8个时钟脉冲）。图P610解各触发器激励函数状态方程为输出函数为CPQZ2状态表如表解610所示，状态图和波形图如图解610所示。逻辑功能为模5异步计数器。2分析图P611所示的脉冲异步时序电路，求出其状态转移函数和输出函数，列出状态表，画出其状态图，分析电路功能。设初始状态为000，画出工作波形图（不少于8个时钟脉冲）。图P611解各触发器激励函数状态方程为状态表如表解611所示，状态图和波形图如图解611所示。逻辑功能为模5异步计数器。3试用JK触发器和D触发器分别构成下列电路（1）四位二拍接收数据寄存器；（2）四位单拍接收数据寄存器。解（1）由JK触发器构成的四位二拍接收数据寄存器如图解612（A）所示，由D触发器构成的四位二拍接收数据寄存器如图解612（B）所示。（2）由JK触发器构成的四位单拍接收数据寄存器如图解612（C），（D）所示，由D触发器构成的四位单拍接收数据寄存器如图解612（E）所示。（A）B（C）DE图解61213（1）试用JK触发器构成二拍接收并行数据，四位单向移位寄存器。（2）试用D触发器构成单拍接收并行数据，四位单向移位寄存器。解（1）由JK触发器构成的二拍接收并行数据，四位单向移位寄存器的电路如图解613（A）所示，（2）由D触发器构成的单拍接收并行数据，四位单向移位寄存器的电路如图解613（B）所示，（A）（B）图解61314建立一个MOORE型序列检测器的原始状态图，当输入011序列时，电路便输出1，如X00100111010110Z00000001000001解设0S为初始状态；1S为接收到一个0的状态；2S为在收到0后接收到一个1的状态；3S为在顺序收到01后接收到一个1的状态；状态图如图解614所示15建立MEALY型序列检测器的原始状态图，当输入1011序列时，输出为1。（1）序列不重叠（如1Z）（2）序列可以重叠（如2Z）X00101101110010111Z00000100000000012Z0000010010000001解设0S为初始状态；1S为接收到一个1的状态；2S为在收到1后接收到一个0的状态；3S为在顺序收到10后接收到一个1的状态；4S为在顺序收到101后接收到一个1的状态；状态图如图解615（1）（2）所示16将表P616所示的原始状态表（A）和（B）进行简化。解（A）最大等价类为AF,BE,CG,D，简化状态表如表解616（A）所示。（B）最大等价类为ABC,D,E,简化状态表如表解616（B）所示。17对题616中得到的最简状态表进行状态分配。解（A）对表解616（A）进行状态分配按原则一AC,AD,DC,BC相邻；按原则二AB,BC,AD,AC相邻；按原则三AD,BC相邻；将状态分配填入卡诺图中，分配结果为00A,01C,10D,11B可得二进制状态表如表解617（A）所示。（B）对表解616（B）进行状态分配按原则一AE,DE相邻；按原则二AD,DE相邻；按原则三AE相邻；将状态分配填入卡诺图中，分配结果为00A,10E,11D可得二进制状态表如表解617（B）所示。该时序电路为不完全描述时序电路。18试用D触发器设计一个时序电路，该时序电路的状态转移规律由表P618给出。解根据状态表，画出各触发器的次态卡诺图如图解618所示，求得各触发器的激励函数0120122QQQQQQD,011QQD,02120QQQQD19试用JK触发器设计一个时序电路，该时序电路的状态转移规律由图P619给出。P619解由状态图作出状态转移表如表解619所示，由状态转移表可作出各触发器的次态卡诺图和输出函数卡诺图如图解619所示。由图解619求得各触发器的状态方程和输出函数，最后求得各触发器的激励函数20112QQQQN,10210201201210211QQQQQQQQQQQQQQQQN,0120210QQQQQQN,012QQJ,021QQJ,20QJ12K,021QQK,120QQK0121QQQZ20设计一个时序逻辑电路，该时序电路的工作波形图由图P620给出。图P620解该时序电路可视为一个三输出的脉冲分配器，工作波形的周期为八拍，可以先用八进制计数器产生8个状态作为组合电路的输入，然后通过组合电路产生三路输出，其电路结构框图如图解620所示，组合电路的真值表如表解620所示。（设计数器的输出为012QQQ,组合电路的输出为012QQQ）由真值表求出各输出函数表达式0120QQQQ0120121QQQQQQQ0122QQQQ21试用JK触发器设计一个8421BCD计数器。解8421BCD码计数器的状态转移表如表解621（A）所示。根据状态转移表画出各触发器的次态卡诺图，可求得各触发器的激励函数1248QQQJ124QQJ182QQJ11J18QK124QQK12QK11K对于不描述的六种多于状态检查结果如表解621（B）所示，可见该电路具有自启动能力。22试用D触发器设计一个余3码BCD计数器。解余三BCD码计数器的状态转移表如表解622（A）所示。根据状态转移表画出各触发器的次态卡诺图，可求得各触发器的激励函数0123QQQJ012QQJ0231QQQJ10J23QK0132QQQK01QK10K对于不描述的六种多余状态检查结果如表解622（B）所示，可见该电路具有自启动能力。23试用JK触发器设计一个可控计数器，当控制信号M0时工作在五进制，当M1时工作在六进制。解可控计数器的状态转移表如表解623所示（该状态转移表将多余状态的转移指定为000状态，构成一个完全描述时序电路）。根据状态转移表画出各触发器的次态卡诺图，可求得各触发器的激励函数012QQJ012QQMK021QQJ021QQK120QMQJ10K24试用T触发器（将JK触发器的J,K端连接在一起）设计一个模5可逆计数器。解设M为加，减控制端，M0时为加计数，M1时为减计数；多余状态（101，110，111）均转向000状态。因T触发器的特征方程为QTQN1,即当T1时触发器发生状态转移。因此该电路的状态转移和激励函数表如表解624所示，激励函数的次态卡诺图如图解624所示。求得各触发器的激励函数010122QQMQQMQT010202121QMQQQMQMQQQT1221200QMQQMQQQT25设计一个序列信号发生器，该序列信号发生器产生的序列信号为0100111解采用移位型结构，状态转移图如图解625（1）所示，状态转移表如表解625所示，各触发器的次态卡诺图如图解625（2）（A）,（B）,（C）,（D）所示。可求得各触发器的激励函数12QD01QD02020QQQQD检查多余状态000000电路存在死循环，为消除死循环可改变10NQ的圈法如图解625（2）（D）所示，此时000001，因此电路具有自启动能力，最后求得各触发器的激励函数为12QD01QD1202020QQQQQQD26试用D触发器设计一个序列检测器，该检测器有一串行输入X，一个输出Z，当检测到0100111时输出为1输入和输出的关系也可以用下式表示输入X010001001111000输出Z000000000010000解将需要检测的序列信号送入移位寄存器，再用组合电路进行判断即可。该方法电路结构简单，易于调试，得到广泛应用。根据本题要求可直接获得检测电路如图解626所示。工作过程输入信号X在位同步信号作用下将前六位数码移入移位寄存器，连同当前的输入X（第七位数码）送与门进行逻辑判断，仅当输入序列为0100111时，F1。因此实现了对序列信号的检测。27设计一个时序电路，它有两个输入1X和0X,一个输出Z。只有当1X输入三个（或三个以上）1后，0X再输入一个1时，输出Z为1，而在同一时刻两个输入不同时为1，一旦Z1，电路就回到原始状态。这里，1X输入三个1并不要求连续，只要其间没有0X1插入即可。解设状态A为初始状态，表示没有收到有效信号，状态B为收到了1X输入一个有效的1，状态C为收到了1X输入两个有效的1，状态D为收到了1X输入三个有效的1可得原始状态图如图解627（A）所示，原始状态表如表解627（A）所示，原始状态表已是最简状态表，用两个状态变量01QQ进行编码，代码分配如下A00,B01,C10,D11可得二进制状态表如表解627（B）所示，各触发器的次态卡诺图和输出函数卡诺图如图解627B所示。采用D触发器实现电路，求得各触发器的激励函数和输出函数表达式10011QXQXD11010010QXQXQXXD010QQXZ28试用74LS160分别构成模689计数器，要求每种模值用两种方案实现，画出相应的逻辑电路并简单叙述其工作原理。解利用异步清零和同步预置（零）两种方法实现，电路如图解628（1）（2）（3）所示，（1）为模6计数器，左图为异步清零法，每计数到6时异步清零，右图为同步预置法，计数到5后同步置数零。其他两种类似。图解62829试用74LS160设计一个模35计数器，画出相应的逻辑电路并简单叙述其工作原理。解使用两片74LS160构成最大计数值为100的计数器，然后采用清零法构成模35计数器，电路图如图解629所示，当计数器从0计数到35（00110101）时异步清零。30试用74LS161分别构成模51014计数器，要求每种模值用两种方案实现，画出相应的逻辑电路并简单叙述其工作原理。解利用异步清零和同步预置（零）两种方法实现，电路如图解630（1）（2）（3）所示，（1）为模5计数器，左图为异步清零法，每计数到5时异步清零，右图为同步预置法，计数到4后同步置数零。其他两种类似。图解63031试用74LS161构成模168计数器，画出相应的逻辑电路并简单叙述其工作原理。解用两片74LS161构成最大计数值为256的计数器，再用异步清零法实现模168计数器，即采用0至167共168个有效状态，当计数到168（10101000）时异步清零，电路如图解631所示。32试分析图P632所示的计数器。（1）求出计数器的模值M。（2）若将74LS161换成74LS160，求出计数器的模值。图P632解（1）图为两片74LS161同步级联，整体同步预置。计数范围为（00101001）2至（01000100）2，计数到（01000100）2时同步置数（00101001）2，模值M28（2）若将74LS161换成74LS160，计数范围为29（00101001）至44（01000100），计数到44（01000100）时同步置数29（00101001），模值M1633图P633为可编程分频器。（1）求出该电路的分频系数。若分频系数为55，那么计数器的预置值如何确定（2）将74LS163换成74LS162，并重复（1）。图P633解（1）图为两片74LS163同步级联，整体同步预置，当计数到255（11111111）时同步置数149（10010101），分频系数为107，若分频系数为55，那么计数器的预置值应为201（11001001）。（2）将74LS163换成74LS162，当计数到99（10011001）时同步置数95（10010101），分频系数为5，若分频系数为55，那么计数器的预置值应为45（01000101）。34试用74LS194分别构成69121315移位型计数器。解用典型的移位型计数器实现M为偶数时，可用扭环型计数器实现，触发器数NM/2,M为奇数时，可用奇数分频电路实现，触发器数N（M1）/2,M6时N3,用一片74LS194构成扭环型计数器实现；M9时N5,用二片74LS194构成奇数分频电路实现；M12时N6,用二片74LS194构成扭环型计数器实现；M13时N7,用二片74LS194构成奇数分频电路实现；M15时N8,用二片74LS194构成奇数分频电路实现；电路图如图解634（1）（2）（3）（4）（5）所示图解63435试分析图P635所示计数器，列出态序表，画出状态图，并说明这是什么类型的计数器，计数器的模值M为多少图P635解从图中看出4321QQQQD，所以432111QQQQDQN,1QSR态序表，状态图分别如表解635，图解635所示。可见，该电路为M5的环形计数器，或非门使电路具有自启动能力。36给出下列器件74LS19474LS16974LS16174LS151及少量门电路，试设计一个输出序列为01001100010111的序列信号发生器。（1）采用反馈移位型结构实现电路。（2）采用计数型结构实现电路。解（1）采用反馈移位型结构，M14，取N4，划分状态，74LS194的状态表和反馈函数表如表解636（A）所示，组合反馈电路用74LS151实现TMTMTMLQQQQQQQQQQQQQQQQQQQQQQQQQS010101011111113200000003213333210LS的K图及逻辑电路图如图解636（A1）（A2）所示，电路可自启动。（2）采用计数型结构，用74LS169构成M14的计数器，计数范围0010至1111，组合输出电路的真值表如表解636（A）所示，使用74LS151实现TCCCMABDTBBBBMACDTDMABCTAAAMBCDQQQQQQQQQQQQQQQQQQQQQQQZ110001001110001010100逻辑电路图如图解636（B）所示。37试用74LS16174LS138和少量门电路设计一个受X控制的双序列码产生电路。要求当X0时，1Z0,2Z0；当X1时，1Z1100101，2Z1001101解用74LS161实现模7计数器，组合电路真值表如表解637所示。逻辑电路如图解637所示。38给出74LS16174LS19438译码器（74LS138），4选1数据选择器，试设计下列电路（1）波形发生器，要求输出波形如图P638A所示。（2）双序列码发生器，要求其输出波形如图P638B所示。（3）八路脉冲发生器。图P638解（1）用74LS161实现模7计数，Z由CP和X相与得到，函数表如表解638（1）所示，逻辑电路图如图解638（1）所示。（2）采用计数型可用74LS194构成模6扭环型计数器，然后再用一片38译码器实现双序列码输出1101001Z,0100112Z。序列码输出函数表如表解638（2）所示，逻辑电路图如图解638（2）所示。（3）八路脉冲分配器用74LS161实现模8计数，时钟CP同时作为38译码器的选通信号，只有当CP1时才有译码输出，其电路图和波形图如图解638（3A）3B所示。39试分析图P639所示的各时序电路。（1）列出图（A）,（B）,（C）,（D）各电路的状态表，指出电路的逻辑功能。（2）画出图（E）,（F）电路的输出波形，指出电路的逻辑功能。图P639解（1）图（A）的态序表如表解639（A）所示，该电路为模6计数器（或6分频电路），0Q输出对称方波。图（B）的表达式为20QQSR,2101QQQS,2QZ。态序表如表解639（B）所示，该电路为序列码发生器，11010012QZ。图（C）的表达式为0QSR3Q,30QD,2101