《数字电子技术基础》第4章 组合逻辑电路

1、本章介绍组合逻辑电路的特点、分析方法、设计方法、稳态波形和电路的竞争冒险。,4.1 组合逻辑电路的结构和特点,组合逻辑电路: 任一时刻的输出状态仅决定于该时刻各输入状态组合的数字电路。(输出仅与输入有关),由电路得：,表4.1.1 图4.1.1电路的真值表,由真值表知，电路在任何时刻，输入一组二进制码，输出便是该组码对应的循环码，而与时间变量无关。,组合电路任一时刻的输出状态仅取决于该时刻各 输入的状态组合，而与时间变量无关。,组合电路的结构和特点 组合电路是由逻辑门（数字器件）和电子元件组成的电路，电路中没有反馈，没有记忆元件；,第4章 组合逻辑电路,数字电路分组合电路和两大类。,多输入多输

2、出组合逻辑电路方框图,输 入 变 量,输 出 变 量,同一功能实现电路多种：,4.2 组合逻辑电路的分析方法,分析思路 ：,（1）由图写式；,（2）化简或变换；,（3）列真值表；,（4）说明电路的功能。,例4.1 试分析图4.2.2组合电路的逻辑功能。,解：1) 由电路逐级写出表达式：,2)化简或变换,p7,由真值表可知， 当输入变量a、b、c中多数为1 时，输出为1；否则，输出为0。,3)列出真值表,利用最简表达式计算输出y， 得到真值表表4.2.1。,4)说明电路的功能,即电路为多数判决电路。,表4.2.1例4.2.1电路的真值表,1,0,多级时，等效变换后再写表达式,互为等效,等效变换简

3、记法：,与变或，或变与；,有圈去圈，无圈加圈。,图(a),图(a),图(d),例4.2 写出图4.1.3(a)三级与非门组成的逻辑电路的表达式,图4.2.4 例4.2电路,解：对图（a）门1、门3进行等效代换得图（b）。,4.3组合逻辑电路的稳态波形图,2.按时间顺序，将每一个取值组合代入表达式计算,画出 输出变量的波形图,波形图绘制步骤：,1.根据输入信号确定每个输入取值组合的时间区域；,例4.2 图4.2.2电路的输入信号a、b、c的波形如图4.3.1，试 画出输出信号y的波形。,图4.3.1 图4.2.2电路的输入波形,y,p3,0,0,0,0,1,0,0,1,1,0,解：,由图看出，电

4、路任一时刻的输出 状态仅决定于该时刻各输入状态的组 合，而与时间顺序无关。 通常，在波形图中不画出时间轴。,4.4 组合逻辑电路的设计方法,设计的基本任务就是求出满足功能要求的最佳逻辑电路。,设计过程：,5）电路验证。（理论设计过程中，将省略电路验证）,4）画出逻辑图；,3）变换表达式；,2）化简；,1）分析设计要求，建立真值表；（关键确定输入、输出量）,解：1) 列真值表,例4.4.1 试用与非门设计一个8421 bcd码检测电路。功能：当电 路的输入不是8421 bcd码时，输出为1；否则，输出为0。,8421 bcd码是十进制数码0，1，9的4位 二进制代码，其每一位仅能取值0或1，与逻

5、 辑值0或1 对应。因此，输入8421 bcd码的每一位可用1个逻辑变量表示，分别为a、b、c、d。 输出用变量y表示。,表4.4.1例4.4.1真值表,2）化简逻辑函数,cd,ab,3）变换表达式；,按题意采用与非门，逻辑函数应变换为与非与非式：,4）画出逻辑图；,由于二进制数或二进制代码的每一位仅能取值0或1，与逻辑值0或1对应，说明二进制数或二进制代码的每一位均可表示为逻辑变量。,又因为二进制算术运算或二进制代码的处理结果仍为二进制数或二进制代码。,所以，二进制信息的各种处理均可表达为逻辑函数，从而可用数字电路实现。,4.5 组合逻辑电路的竞争冒险,4.5.1 竞争冒险,图4.5.1 组

6、合逻辑电路的竞争冒险,vihmin,（b）,_同一信号经过不同路径传输到门电路的不同输入端而使门的输出产生偏离稳态值的现象称为竞争冒险。,例：,（1）不考虑门电路传输时间时,（2）考虑g1门传输时间tpt时,当a从逻辑0跳变至逻辑1，在非门 的传输延迟时间tpd内出现 =1，使输出 y=a =11=1，偏离稳态值0。,当工作频率低（低小于1兆赫）时，由于竞争冒险脉冲的时间很短(纳秒级) ，它基本不影响电路的功能。但工作频率高（大于10兆赫）时，必须考虑考虑竞争冒险对电路的影响。,4.5.2竞争冒险的判断,例4.5.1 设电路的输出逻辑函数为 ,该 电路是否产生竞争冒险。,在函数式中若某个因子以原变量和反变量出现，消去其他因子后，仅留下该因子，即出现：,（1）代数法,电路将产生竞争冒险。,解：当b=0,c=0时， ，电路产生竞争冒险。,当a=0,b=0时， ，电路也产生竞争冒险。,例4.5.2 设电路的输出逻辑函数为 ，试判断该电路是否产生竞争冒险。,（2） 图形法,