数字电子技术基础（宁改娣） 集成触发器

1、5 集成触发器5.1 教学要求本章介绍了常用触发器，首先介绍触发器的基本工作原理，然后介绍不同电路结构和逻辑功能的几种触发器的动作特点以及描述触发器功能的方法，最后简单介绍集成触发器的应用。各知识点的教学要求如表5.1.1所示。表5.1.1 第5章教学要求知 识 点教 学 要 求熟练掌握正确理解一般了解基本概念触发器的特点触发器的分类触发器的描述方法状态转换表、特征方程、状态转换图、波形图各种触发器的逻辑功能RS触发器D触发器JK触发器T触发器功能特点触发器的电路结构基本触发器同步触发器主从触发器边沿触发器触发器的触发方式高（低）电平触发、上（下）降沿触发触发器的应用防抖动开关、寄存器、移位寄

2、存器5.2基本概念与分析的依据5.2.1 基本概念在数字系统和计算机中，常常需要具有记忆功能的单元来保持数值或运算结果。能够存储一位二值信息的记忆单元电路称为触发器（简称为FF）。在门电路的基础上引入适当的反馈就可以构成各种触发器，它们是时序逻辑电路的基本单元电路。1. 触发器的基本特点(1) 触发器有两种能保持的稳定状态，分别表示二进制数0和1或逻辑0和逻辑1；(2) 在适当的触发信号作用下，触发器可从一种稳定状态转变为另一种稳定状态；当触发信号消失后，触发器能保持现有状态不变。2. 触发器的分类根据电路结构的不同，触发器可分为基本触发器、同步触发器、主从触发器、边沿触发器等。根据控制方式不

3、同（即信号的输入方式以及触发器状态随输入信号变化的规律不同）触发器可分为直接触发器、同步触发器、主从触发器和边沿触发器。按逻辑功能又可分为RS触发器、D触发器、JK触发器、T触发器等几种类型。5.2.2 触发器的描述方法触发器是时序逻辑电路的基本单元，用前面组合逻辑电路的描述方法已经不能用来描述它们的逻辑功能。触发器的工作状态一般可用状态转换表、状态方程、状态转换图和工作波形图等方法描述。表5.2.1 同步RS触发器的状态转换表CPS R QnQn+1说 明000101保持原状态不变1100000101Qn+1=Qn1101001100Qn+1=01110010111Qn+1=11111011

4、11*1*不允许状态通常把触发器翻转前的状态称现态，用Qn表示；把在时钟脉冲CP作用下，触发器翻转后的状态称次态，用Qn+1表示。1. 状态转换表触发器的次态Qn+1不仅与当时的输入信号有关，而且还与原来的状态Qn有关。如果将Qn也当作一个输入变量，可以列出次态Qn+1与输入信号和Qn的真值表，这种表称为状态转换真值表（简称状态转换表）。表 5.2.1即是根据这种关系列出的同步RS触发器的状态转换表，其中表示任意值（0或1），1*表示不允许状态。2. 特征方程(次态方程)由表5.2.1的逻辑关系，画触发器的次态卡诺图如5.2.1。次态卡诺图是将触发器现态Qn和输入信号作为逻辑变量，触发器的次态

5、Qn+1作为逻辑函数所画的卡诺图。触发器不允许状态可作为无关项处理。在次态卡诺图上，对次态逻辑函数式化简，得到的最简逻辑式称为触发器的特征方程或次态方程。该方程反映了触发器次态Qn+1与输入信号和现态Qn之间的逻辑关系。0001111001QnSR FF4 CKQn+1111000图5.2.1 同步RS触发器的次态卡诺图同步RS触发器的特征方程如下Qn+1= S+Qn RS=0（约束条件）由于RS触发器有约束条件，特征方程以方程组形式给出。3. 状态转换图状态转换图也可形象地说明触发器如何从现态转换到次态。根据表5.2.1可以画出RS触发器的状态转换图，如图5.2.2所示。图中两个圆圈中的0和

6、1分别表示触发器的两个稳定状态，用箭头表示状态转换的方向，箭头旁注明R和S的值表示转换条件。S=R=0R=0，S=1S=0，R=1S=0R=10图5.2.2 同步RS触发器的状态转换图4. 波形图触发器的工作状态还可用工作波形图来描述。JK触发器的工作波形如图5.2.3所示。图5.2.3 JK触发器的工作波形图J1111CPJKQn+1触发器的各种描述方法之间可以互相转换，这里就不详细讨论了。5.2.3 各种类型触发器的逻辑功能1. 基本RS触发器用两个与非门如图5.2.4(a) 交叉反馈连接，就可构成的基本RS触发器。触发器有两个互补的输出端Q和。当Q =1、=0时，触发器为1状态；当Q =

7、0、=1时，称触发器为0状态。触发器的两个输入信号标为和。RS触发器符号见图5.2.4(b)。由图5.2.4(a)及与非门的逻辑关系可知当=0，=1时，触发器被置1，即Q=1，=0；当=1，=0时，触发器被清0，即Q=0，=1；当=1，=1时，触发器的状态不变，即触发器具有保持功能。图5.2.4 基本RS触发器(a) 逻辑电路图 (b) 国标符号 (c) 国外流行符号&SRQQSR(a)(b)SR(c)Q当=0，=0时，触发器两个输出都为1，不再是互补关系，且在输入低电平信号同时消失后，触发器的状态为0还是为1不确定。因此，在正常工作时，不允许输入和同时为0，即要求输入信号遵守+=1的约束条件

8、。根据以上分析，可将称为清0(Reset)信号，称为置1(Set)信号。由于基本RS触发器的输入信号直接控制其输出状态，故它又称为直接置1(置位)、清0(复位)触发器，其触发方式为直接触发方式。表5.2.2是基本RS触发器的状态转换真值表，它描述了触发器的输出与输入的逻辑关系。基本RS触发器的工作波形见图5.2.5。表5.2.2 基本RS触发器状态转换表Q状态说明0 01*输入信号同时消失后状态不定0 10置01 01置11 1Q保持原状态不变图5.2.5 基本RS触发器的工作波形Q不定不定Q用两个或非门交叉反馈也能构成基本RS触发器，但触发器的输入信号R和S为高电平有效。基本触发器无时钟控制

9、输入，是异步触发器。2. 同步触发器在实际数字电路中，一般要求多个触发器在一个共同的时钟脉冲CP作用下有节拍地同步工作。图5.2.6 同步RS触发器CPSR&SRQQ图5.2.6是同步RS触发器逻辑图，图中当CP=0时，与非门被封锁，此时不论输入信号R、S如何变化，Q、都不变；只有当CP=1时，与非门开启， R、S信号才能使触发器翻转，改变其状态。如在RS触发器的输入增加一个非门，令、，则约束条件RS =0可自动满足。这种触发器称为同步D触发器。D触发器的次态Qn+1随输入D的状态而定，故常用来锁存数据，D锁存器的名称由此而来。在同步RS触发器的输入增加两个与门和两条反馈线，令、，约束条件也可

10、自动满足，就构成同步JK触发器。将同步JK触发器两个输入端连接到一起，作为一个输入端，标为T，就构成同步T触发器。由它的特性方程，时，T，触发器的状态不变。时，则构成翻转触发器。为区别于T触发器，将T恒为1的T触发器称为T触发器。显然，每来一个CP脉冲，该触发器的状态变换一次。T触发器输出信号的频率是CP脉冲频率的一半，故它是一种二分频电路。各种同步式触发器的国标符号、特性方程和状态转换图见表5.2.3。表5.2.3 同步触发器功能一览表类型电路符号特性方程状态转换图RS1SC11RS=R=0R=0，S=1S=0，R=1S=0R=1010JK1JC11KJ =K= 0J =1，K=J=，K=1

11、J = 0K=10D1DC1C1D=1D=1D=0D=010T1TC1C1 =T=0T=010T=1T=1表5.2.3中同步触发器的电路符号是国标符号，图中各信号输入端名前的1和时钟输入端名C1表示：只有在信号输入为1时，CP脉冲的高电平才能使触发器置1或清0。5.2.3 触发器的电路结构图5.2.7 基本RS触发器逻辑电路图&QSR1. 基本触发器用两个门交叉反馈连接就可构成基本RS触发器如图5.2.7所示。该触发器只有2个输入信号，是直接置1(置位)信号，是直接清0(复位)。其输出状态由输入信号直接控制。基本触发器无时钟控制输入，是一种异步触发器。2. 同步触发器在实际数字电路中，一般要求

12、多个触发器在一个共同的时钟脉冲CP作用下有节拍地同步工作。这种有时钟输入的触发器称为同步触发器。其特点是：只有当时钟脉冲到来时，输入信号才能决定触发器的状态；无时钟脉冲时，输入信号不起作用，触发器状态保持不变。3. 主从触发器同步触发器在CP=1期间，输入信号都能影响触发器的输出状态，这种触发方式称为电平触发方式。这种触发方式可能使触发器在一个CP脉冲期间发生多次翻转，这种现象称为空翻。为防止空翻，一般要对CP持续时间作严格规定或对电路结构进行改进。主从触发器从结构上防止了空翻，它由主触发器和从触发器两部分构成。图5.2.8(a)是主从JK触发器逻辑图。图5.2.8 主从JK触发器(a) 逻辑

13、图 (b) 国标符号 1SC1 1RS1SC1 1R RS1JC11KR1QAQBJKCPCP(a)(b)SR&FFAFFB由图可知，当CP = 1，= 0时，FFA的状态由J和K输入端信号决定，在此期间FFB被封锁保持不变（锁定）。当CP = 0，=1时，J和K端的信号变化不起作用，FFA保持不变，FFB的状态取决于FFA的状态，即从触发器FFB与主触发器FFA状态一致。整个触发器的翻转分两步完成，最后的输出Q（QB）是由CP=0到来时主触发器的状态确定的，从而克服了空翻。图5.2.8(b)的国标符号中， “”号表示延迟输出，即CP = 0以后触发器输出状态才改变。主从触发器虽然防止了空翻现

14、象，但在CP =1整个期间主触发器都可接受输入信号。由于Q和接回到输入门上，所以在Qn = 0时，主触发器只能接受置1输入信号，在Qn = 1时，主触发器只能接受清0输入信号。结果在CP =1期间，主触发器只能翻转一次，即所谓一次翻转问题。因此，在使用主从结构触发器时必须注意：只有在CP =1的全部时间内，输入信号始终未变的条件下，才能用CP下降沿到达时的输入信号决定触发器的次态。4.边沿触发器边沿触发器次态仅取决于CP上升沿（或下降沿）到达时刻输入信号的状态，而在有效触发沿之前和之后输入信号变化对触发器状态均无影响，从而克服了空翻，增强了抗干扰能力并提高了触发器的可靠性，此种触发器称为边沿触

15、发器。S1DC1RQDCPSR图5.2.9 上升沿触发的D触发器符号例如，维持阻塞型D触发器就是在同步D触发器的基础上增加维持线和阻塞线，当CP从0变为1上升时，触发器的状态由此时D的状态决定。此后，由于维持线和阻塞线的作用，D再变化已无法使触发器翻转，因而这种触发器也称为上升沿触发的边沿触发器。上升沿触发器的逻辑符号图见5.2.9，图中CP端的符号表示边沿触发；和表示异步置1和清0端。CPQ1011D00t1t2图5.2.10 维持阻塞型D触发器工作波形图图5.2.10给出了在时钟脉冲CP和输入信号D的作用下Q的变化波形。由图可见，在t1时刻CP脉冲上升沿到来时，D = 1，因此，Q翻转为1

16、状态；在下一个CP上升沿到来之前，无论D如何变化，Q状态保持不变。第2个脉冲上升沿到来的t2时刻，D的状态为0，触发器也翻转为0。如此下去，在CP脉冲上升沿到来时，Q随D的取值而翻转。5.2.4 触发器的触发方式和脉冲工作特性按触发方式，触发器的触发方式可分为：电平触发（又分为高、低电平触发）和边沿触发（又分为上升沿、下降沿触发）。图5.2.11给出了不同的时钟脉冲CP触发方式的触发器电路符号图。C1CP图5.2.11 不同触发方式触发器的符号图(a)C1CP(b)C1CP(c)C1CP(d)(a)上升沿触发 (b)下降沿触发 (c) 高电平触发 (d) 低电平触发另外，为了正确地使用触发器，

17、除了掌握其逻辑功能以外，还须了解触发器的脉冲工作特性。由于实际集成触发器器件中每个门都有一定的传输时间，为了得到稳定的输出，输入信号必须保持一定的时间，因此，输入信号的频率是有限的。这点决定了器件的工作频率，也即器件的动态参数。5.3基本概念自检题与典型题举例5.3.1 基本概念自检题1. 选择填空题（以下每小题后均给出了几个可供选择的答案，请选择其中一个最合适的答案填入空格中）(1) 两个与非门构成的基本RS触发器，当Q=1、=0时，两个输入信号和。触发器的输出Q会 。(a) 变为0 (b) 保持1不变 (c)保持0不变 (d)无法确定(2) 同步RS触发器的两个输入信号R S为00，要使它

18、的输出从0变成1，它的R S应为 。(a) 00 (b) 01 (c) 10 (d) 11(3) 基本RS触发器的输入直接控制其输出状态，所以它不能被称为 触发器。(a) 直接置1、清0 (b) 直接置位、复位 (c) 同步 (d) 异步(4) 如果把D触发器的输出反馈连接到输入D，它输出Q的脉冲波形的频率为CP脉冲频率f的 。图5.3.1 某触发器波形图CPX1QX2(a) 二倍频 (b)不变 (c) 四分频 (d) 二分频(5) 某触发器的2个输入X1、X2和输出Q的波形如图5.3.1所示，试判断它是 触发器。(a) 基本RS (b) JK (c) RS (d) D (6) 要使JK触发器

19、的输出Q从1变成0，它的输入信号JK应为 。(a) 00 (b) 01 (c) 10 (d) 无法确定(7) 如果把触发器的JK输入端接到一起，该触发器就转换成 触发器。(a) D (b) T (c) RS (d) T (8) 如果触发器的次态仅取决于CP 时输入信号的状态，就可以克服空翻。(a) 上（下）沿 (b) 高电平 (c)低电平 (d)无法确定(9) 主从JK触发器Q的状态是在时钟脉冲CP 发生变化。(a) 上升沿 (b) 下降沿 (c) 高电平 (d) 低电平(10) 维持阻塞型D触发器的状态由CP 时D的状态决定。(a) 上升沿 (b) 下降沿 (c) 高电平 (d) 低电平(1

20、1) 某触发器的状态是在CP的下降沿发生变化，它的电路符号应为 。C1CP图5.3.2 不同触发方式的触发器符号图(a)C1CP(b)C1CP(c)C1CP(d)(12) 三态寄存器的 信号无效时，寄存器输出为高阻状态。(a)异步清零 (b) 输入使能 (c) CP (d)输出使能【答案】(1) (b)；(2) (c)；(3) (c)；(4) (d)；(5) (b)；(6) (b)；(7) (b)；(8) (a)；(9) (b)；(10) (a)；(11) (b)；(12) (d)。2. 填空题（请在空格中填上合适的词语，将题中的论述补充完整）(1) 组合电路的基本单元是 ，时序电路的基本单元

21、是 。(2) 触发器有两种 状态，在适当 的作用下，触发器可从一种稳定状态转变为另一种稳定状态。(3) 同步RS触发器的特征方程中约束条件RS=0，所以它的输入信号不能同时为 。(4) 同步触发器一般可用 、 、 、 等方法描述。(5) 触发器按逻辑功能可分为 、 、 、 4种最常用的触发器。(6) 与时钟同步工作的触发器称为 触发器。(7) JK触发器的特性方程为 。(8) 同步触发器在一个CP脉冲高电平期间发生多次翻转，称为 。(9) 在时钟脉冲CP=1期间，主从JK触发器中主触发器状态只能变化一次的现象被称为 。(10) 维持阻塞D触发器的状态由CP上升沿D的状态决定，所以它是 。(11

22、) 教材中介绍了两种可防止空翻的触发器是 和 。(12) 利用串行输入、并行输出的移位寄存器可以方便的实现 。【答案】(1)逻辑门、触发器；(2) 稳定、触发信号；(3) 1；(4) 状态转换表、状态方程、状态转换图和工作波形图；(5) RS、D、JK、T；(6) 同步；(7) ；(8) 空翻；(9) 一次翻转；(10) 边沿触发器；(11) 主从触发器、边沿触发器；(12) 串并转换。5.3.2 典型题举例1S1RQQ图5.3.1 例5.1电路图例5.1两个TTL或非门组成图5.3.1所示电路，分析电路的功能，并在输入信号RS各种输入组合下，分析电路输出的状态。解 本题的目的是练习分析基本R

23、S FF 的工作原理。由图5.3.1和或非门的逻辑关系可知当S = 0，R = 1时，电路被清0，即Q = 0，= 1；当S = 1，R = 0时，电路被置1，即Q = 1，= 0；当S = 0，R = 0时，电路保持状态不变，即触发器具有保持功能。在正常工作时，不允许输入端R和S同时为1，即要求输入信号遵守RS = 0的约束条件。根据以上分析，该电路实现了一个基本RS触发器功能。例5.2 试填写表5.3.1所列四种触发器的激励表（即触发器从现态Qn转换到次态Qn+1时，其输入必须满足的条件。表5.3.1 触发器的激励表Qn Qn+1S RJ KDT0 00 11 01 10 1 00 1 0

24、0 1 1 001010110解 本题的目的是熟悉触发器的激励表。由四种触发器的状态转换图上容易得到激励表如表5.3.1所示。例5.3 D触发器如图5.3.2(a)所示。在图3.3.2(b)CP、D的输入条件下，画出Q的波形，设Q的初始状态为0。解 Q的波形见图5.3.2（b）。图5.3.2 例5.3题、解电路图和波形图DQ(b)CP1234561DC1CK(a)QDCP 例5.4 JK FF组成图5.3.3(a)电路。 试分析电路的逻辑功能，已知电路CP和A的输入波形如图5.3.3(b)所示。设Q输出初态为0，画出Q的波形。图5.3.3 例5.4题电路图和题、解波形图C1QCPA(a)AQ(

25、b)CP12345671J 1K 1J 解 本题的目的是练习触发器间的功能转换。本题电路把JK FF的K接到了Q端，把 J = A、K = Q带入JK FF的特性方程，有显然，当A= 1时，电路为T触发器；当A = 0时，输入信号A相当同步清零信号。画出Q的波形如图5.3.3(b)所示。例5.5 在不增加其它门电路的条件下，将JK、D和T触发器适当连接，构成二分频电路，并画出它们的电路图。解 本题的目的是练习利用常用触发器构成二分频电路。把与各触发器的特性方程比较，有JK FF： ，令JK，。D FF：， 令， 。T FF：， 令T， 。画出它们的二分频电路图如图5.3.4所示。 CP(b)Q

26、1DC1CP 1Q(c)CP Q(a)1J1KC1T1DC11Q1JX C1 例5.6 分析由JK FF组成图5.3.5电路的逻辑功能，写出电路的状态方程，并画出状态转换图。1K1解 根据电路，将J=X和代入JK FF的特征方程，可得电路的状态方程图5.3.5 例5.6题图CP显然，电路实现了一个D FF。它的状态转换图见图5.3.6。X=1X=1X=0X=010图5.3.6 例5.6解状态转换图例5.7 试分析如图5.3.7所示维持-阻塞边沿D触发器的工作原理。DCP图5.3.7 例5.7题电路图&G4G2G3G5G6G1QQ3Q5Q4Q6Q置0维持线，置1阻塞线置1维持线置0阻塞线&解 本

27、题目的是分析维持-阻塞边沿D触发器的工作原理，不属于基本要求内容。电路中和接至基本RS触发器的输入端，它们分别是异步清零和置1信号。D触发器正常工作时，它们均加入高电平，此时电路工作过程分析如下(1) CP0时，与非门G3和G4被封锁，其输出Q3Q41，此时触发器的状态保持不变。同时，由于Q3至Q5和Q4至Q6的反馈信号1将这两个门打开，可接收输入信号D，。(2) 当CP由0变1时，与非门G3和G4打开，它们的输出Q3和Q4的状态由G5和G6当时的输出状态决定。由基本RS触发器的逻辑功能可知，此时触发器翻转QD。(3) 触发器翻转后，在CP1期间，G3和G4的输出Q3和Q4的状态是互补的，即必

28、定有一个是0。若Q3为0，则经G3输出至输入的反馈线将G5封锁，即封锁了D通往基本RS触发器的路径。该反馈线起到使触发器维持在0状态和阻止触发器变为1状态的作用，故该线称为置0维持线、置1阻塞线。同理可分析当Q4为0时的情况。综上所述，该触发器是在CP上跳沿前接受输入信号，上跳沿时触发翻转，上跳沿后输入信号D即被封锁，所以称为边沿触发器。例5.8 主从JK触发器和维持阻塞D触发器的输入波形见图5.3.8(a)和(b)所示。设Q初始状态为0，画出Q的波形。图5.3.8 例5.8题波形图D(b)CP1234567(a)KJCP1234567解 本题的目的是熟悉主从JK触发器和维持阻塞D触发器的触发

29、特性，练习画出Q的波形图。主从JK触发器的输出是从触发器的输出。当CP脉冲从高电平变为低电平时，从触发器随主触发器状态翻转。维持阻塞型D触发器上升沿触发的边沿触发器。当CP从低电平变为高电平时，触发器的状态由此时D的状态决定。两种触发器输出信号Q的波形见图5.3.9(a)和(b)所示。CP1234567CP1234567JDKQQ(a)(b)图5.3.9 例5.8解波形图例5.9 移位寄存器的逻辑结构图如图5.3.10(a)示。CP和D0的输入波形见图5.3.10 (b)所示。设Q初始状态为0，画出Q3Q0的波形。图5.3.10 例5.9题电路图和波形图Q0RD01D FF0Q11D Q21D

30、 Q31D FF1FF2FF3CPC1C1C1C1D0CP123456(a)1(b)1(b)波形图图5.3.11 例5.9解波形图Q0D0CP123456Q1Q2Q3解 本题的目的是熟悉移位寄存器的电路结构、练习画出它的工作波形图。在时钟脉冲CP上升沿作用下，移位寄存器的数据相继向右移动，即由D0Q0Q1Q2Q3。画出Q3Q0的波形如图5.3.11所示。例5.10 试分析电路逻辑功能，画出工作波形图TC1TC1Q01CP图5.3.12例5.10题逻辑图Q1CPQ0Q2Q1图5.3.13 例5.10解工作波形图解 本题各触发器的时钟CP0 = CP，CP1 = Q0。CP下跳沿到达时，触发器翻转

31、。显然，电路实现了2位二进制(4进制)异步加法计数器，图5.3.13是其工作波形图。5.4 课后习题及其解答5.4.1 思考题5.1 触发器如何分类？答 根据电路结构的不同、控制方式不同和逻辑功能分类。5.2 触发器有哪些类型？答 根据电路结构的不同，触发器可分为基本触发器、同步触发器、主从触发器、边沿触发器等。根据控制方式不同（即信号的输入方式以及触发器状态随输入信号变化的规律不同）触发器可分为直接触发器、同步触发器、主从触发器和边沿触发器。按逻辑功能又可分为RS触发器、D触发器、JK触发器、T触发器等几种类型。5.3 为避免由于干扰引起的误触发，应选用哪种类型的触发器？答 边沿触发器。5.

32、4 触发时钟脉冲的最高频率与何因素有关？答 与触发器的结构、类型有关。维持阻塞触发器和主从触发器结构不同，其内部门数、信号建立时间、门的延时不同决定了触发时钟脉冲的最高频率。5.5 什么是触发器的不定状态？如何避免不定状态的出现？答 基本RS触发器中，当=0，=0时，触发器两个输出端都为1，不再是互补关系，且在输入低电平信号同时消失后，触发器的状态为0还是为1不确定。此称为触发器的不定状态。在正常工作时，不允许输入端和同时为0，即要求输入信号遵守+=1的约束条件。可通过控制R、S输入信号或选用其它无约束条件的触发器。5.6 什么是触发器的空翻现象？如何避免空翻？答 同步触发器在CP=1期间，输入信号