第1章 EDA技术概述.ppt

1、第一章 EDA技术概述,教学目标：通过本章知识的学习，了解电子设计自动化技术的特点与发展；掌握EDA技术的定义、硬件描述语言和集成开发工具；掌握EDA技术的硬件设计对象；掌握EDA技术的设计流程和设计方法。,1.1 EDA技术,1.1.1 EDA技术概念,狭义的EDA技术定义：EDA技术就是以计算机为工具，在EDA软件平台上，对以硬件描述语言HDL为系统逻辑描述手段完成的设计文件自动地完成逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、逻辑布局布线、逻辑仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。,1.1 EDA技术,1.1.2 EDA技术的特点,用软件的方式设计硬件，加速硬

2、件设计周期。 “自顶向下”的设计方法，简化设计流程。 用软件方式设计的系统到硬件系统的转换是由相关的开发软件自动完成的。 设计过程中可用有关软件进行各种仿真，包括时序和功能仿真。 系统可现场编程，在线升级，简化系统的设计维护。 整个系统可集成在一个芯片上，体积小、功耗低、可靠性高。,1.1 EDA技术,1.1.3 EDA技术的发展,20世纪70年代的计算机辅助设计阶段 将设计人员从大量繁琐的计算和绘图中解脱出来 20世纪80年代的计算机辅助工程设计阶段 设计人员开始使用计算机完成大部分设计任务 20世纪90年代电子设计自动化阶段 人们开始追求将整个设计过程自动化,1.2 EDA技术的知识体系,

3、1.2.1 EDA技术的主要内容,1可编程逻辑器件 可编程逻辑器件（programmable logic device，PLD）是一种由用户根据自己的要求构造逻辑功能的数字集成电路。 其主要特点为： 缩短研制周期 降低设计成本 提高设计灵活性,1.2 EDA技术的知识体系,1.2.1 EDA技术的主要内容,2硬件描述语言 硬件描述语言（hardware describe language，HDL）以文本形式来描述数字系统硬件结构和行为，是一种用形式化方法来描述数字电路和系统的语言，可以从上层到下层（从抽象的系统级到具体的寄存器级）逐层描述设计者的设计思想。 3软件开发工具 软件开发工具是利用E

4、DA技术进行电子系统设计的智能化的自动化设计工具，在EDA技术应用中占据极其重要的地位。EDA工具大致可以分为5个模块。即设计输入编辑器、HDL综合器、仿真器、适配器（或布局布线器）和下载器。,1.2 EDA技术的知识体系,1.2.1 EDA技术的主要内容,4实验开发系统 实验开发系统则是利用EDA技术进行电子系统设计的下载及硬件验证工具。提供芯片下载电路及EDA实验/开发的外围资源(类似于用于单片机开发的仿真器)，供硬件验证用。 一般包括： 实验或开发所需的各类基本信号发生模块，包括时钟、脉冲、高低电平等； FPGA/CPLD输出信息显示模块，包括数码显示、发光管显示、声响指示等； 监控程序

5、模块，提供“电路重构软配置”； 目标芯片适配座以及上面的FPGA/CPLD目标芯片和编程下载电路。,1.2 EDA技术的知识体系,1.2.2 可编程逻辑器件,1FPGA FPGA是Field-Programmable Gate Array的缩写，即现场可编程门阵列，是由美国的Xilinx公司率先推出的。FPGA是由存放在片内RAM中的程序来设置其工作状态的，因此，工作时需要对片内的RAM进行编程。用户可以根据不同的配置模式，采用不同的编程方式。 FPGA的编程无需专用的编程器，只需使用通用的EPROM 、PROM编程器即可。当需要修改FPGA功能时，只需要换一片EPROM即可。FPGA能够反复

6、使用。同一片FPGA，不同的编程数据可以产生不同的电路功能。,1.2 EDA技术的知识体系,1.2.2 可编程逻辑器件,2CPLD CPLD是complex programmable logic device的缩写，即复杂可编程逻辑器件。CPLD也是一种用户根据需要而自行构造逻辑功能的数字集成电路。其基本设计方法是借助集成开发软件平台，用原理图、硬件描述语言等方法，生成相应的目标文件，通过下载电缆（在“系统”编程）将代码直接传送到目标芯片中，实现设计的数字系统。 FPGA和CPLD都是PLD器件，两者的功能基本相同，只是实现的硬件原理有所区别，所以有时可以忽略两者的区别，统称为可编程逻辑器件或

7、CPLD/FPGA。,1.2 EDA技术的知识体系,1.2.3 可编程逻辑语言,1VHDL VHDL（Very-High-Speed integrated circuit hardware description language）语言涵盖面广，抽象描述能力强，支持硬件的设计，验证，综合，与测试。VHDL语言能在多个级别上对同一逻辑功能进行描述，如可以在寄存器级别上对电路的组成结构进行描述，也可以在行为描述级别上（这也是VHDL优势之处）对电路的功能与性能进行描述。,1.2 EDA技术的知识体系,1.2.3 可编程逻辑语言,2Verilog HDL VerilogHDL是专为专用集成电路（ap

8、plicaton specific inetergrated circuits, ASIC）设计而开发的。VerilogHDL较为适合算法级，寄存器传输级RTL，逻辑级和门级的设计，它可以很容易地把完成的设计移植到不同的厂家的不同芯片中去，并且设计很容易修改，它更适合电子专业技术人员进行数字系统的设计。 3ABEL HDL具有C语言的风格，语言易学易用，但是可移植性较差，只能在Altera公司的开发系统上使用，因此限制了它的使用范围。,1.2 EDA技术的知识体系,1.2.3 可编程逻辑语言,4Superlog语言 1999年，Co-Design公司发布了superlog系统设计语言，同时发布

9、了两个开发工具：SYSTEMSIM和SYSTEMEX，一个用于系统级开发，一个用于高级验证。 5System C语言 System C由Synopsys公司和CoWare公司合作开发的。1999年，40多家世界著名的EDA公司、IP公司、半导体公司和嵌入式软件公司宣布成立“开放式System C联盟”。,1.2 EDA技术的知识体系,1.2.4 EDA开发工具,1Max+plus 2Quartus 3ISE Design Suite 4ispLEVEL 5第三方工具 Synplify Synopsys ModelSim Synario,1.3 EDA设计流程,1.3.1 设计输入,1原理图输入

10、方式 利用EDA工具提供的图形编辑器以原理图的方式进行输入。原理图输入方式比较容易掌握，直观且方便，很容易被人接受。 2状态图输入方式 以图形的方式表示状态图进行输入。当填好时钟信号名、状态转换条件、状态机类型等要素后，就可以自动生成VHDL程序。 3文本输入方式 最一般化、最具普遍性的输入方法，任何支持VHDL的EDA工具都支持文本方式的编辑和编译。,1.3 EDA设计流程,1.3.2 综合,综合器的功能就是将设计者在EDA平台上完成的针对某个系统项目的HDL、原理图或状态机的描述，针对给定硬件结构组件进行编译、优化、转换和综合，最终获得门级电路甚至更底层的电路描述文件。由此可见，综合器工作

11、前，必须给定最后实现的硬件结构参数，它的功能就是将软件描述与给定硬件结构用某种网表文件的方式联系起来。显然，综合器是软件描述与硬件实现的一座桥梁。综合过程就是将电路的高级语言描述转换成低级的，可与FPGA/CPLD或构成ASIC的门阵列基本结构相映射的网表文件。,1.3 EDA设计流程,1.3.3 适配（目标器件的布局布线布线）,适配器的功能是将由综合器产生的网表文件配置于指定的目标器件中，产生最终的下载文件，如JEDEC格式的文件。适配所选定的目标器件(FPGA/CPLD芯片)必须属于综合器指定的目标器件系列。对于一般的可编程模拟器件所对应的EDA软件来说，一般仅需包含一个适配器就可以了，如

12、Lattice的PAC-DESIGNER。通常，EDA软件中的综合器可由专业的第三方EDA公司提供，而适配器则需由FPGA/CPLD供应商自己提供，因为适配器的适配对象直接与器件硬件结构相对应。,1.3 EDA设计流程,1.3.4 仿真,1功能仿真 功能仿真是直接对设计的逻辑功能进行测试模拟，以了解其实现的功能是否满足设计要求，仿真过程不涉及任何具体器件的硬件特性，最显著的特征是仿真信号没有延迟。在进行项目设计时，一般首先进行功能仿真，待确认设计文件所表达的功能满足设计要求后，再进行综合、适配和时序仿真，以便发现设计项目的功能性设计缺陷。 2时序仿真 时序仿真是接近真实器件运行特性的仿真，仿真

13、文件中以包含了器件硬件特性参数，因而，仿真精度高。但时序仿真的仿真文件必须来自针对具体器件的综合器与适配器。时序仿真可以发现设计中由于硬件特性而产生的时序错误。,1.3 EDA设计流程,1.3.5 编程下载,如果编译、综合、布线/适配和行为仿真、功能仿真、时序仿真等过程都没有发现问题，即满足设计要求，则可以将由FPGA/CPLD布线/适配器产生的配置/下载文件通过编程器或下载电缆载入目标芯片FPGA或CPLD中。,1.3 EDA设计流程,1.3.6 硬件验证,硬件仿真和硬件测试的目的，是为了在更真实的环境中检验VHDL设计的运行情况，特别是对于VHDL程序设计上不是十分规范、语义上含有一定歧义

14、的程序。,1.4 EDA技术的设计方法,电子线路设计采用的基本方法主要有3种，即直接设计、自底向上设计和自顶向下设计。 直接设计就是将设计看成一个整体，将其设计成为一个单电路模块，适合小型简单的设计。在较复杂的电子线路设计中，过去的基本思路是利用“自底向上”的设计方法，选择标准集成电路构成一个新系统，这样的设计方法采用已有现成集成电路构成电子系统，不仅效率低、成本高，而且容易出错，出错成本高。,1.4 EDA技术的设计方法,1.4.1 基于VHDL的自顶向下的设计方法,“自顶向下”的设计方法首先从系统设计入手，在顶层对电路系统进行功能方框图的划分和结构设计；在方框图一级进行仿真、纠错，并用硬件

15、描述语言对高层次的系统进行行为描述；在功能一级进行验证，然后用逻辑综合优化工具生成具体的门级逻辑电路网表，其对应的物理实现级可以是印制电路板或专用集成电路。该种设计方法有利于在设计的早期发现结构设计中的错误，提高设计的一次成功率，因而在现代电子系统设计中广泛采用。,1.4 EDA技术的设计方法,1.4.2 EDA设计方法优点,设计过程自顶向下，符合人类思维模式。 系统设计的早期即可进行仿真和修改，缩短设计周期，降低设计成本。 多种设计文件，发展趋势以HDL描述文件为主，增强设计的可移植性。 提高设计模块可重用性，降低硬件电路设计难度。,1.4 EDA技术的设计方法,1.4.3 基于IP的设计,FPGA厂家及其第三方预先设计好这些通用单元并根据各种FPGA芯片的结构对布局和布线进行优化，从而构成具有自主知识产权的功能模块，称之为IP（Intellectual Property）模块，也可称为IP核（IP Core）、知识产权模块。 IP模块可分为硬件IP（Hard IP）模块、