计算机组成原理课程设计二

1、.目 录实验简介 实验原理 2 设计原理 3 实验设备 3 设计人员 3实验手记 4实验结果 演示程序 6 验收程序 7实验心得 沈镭 8 贾慧颖 9 李佳媛 10附录 程序流程图 11 译码表 12 数据通路总图 13 源代码和接线图 14 指令对应表 18 硬布线结构方框图 18 计算机组成原理设计文档文档撰写：沈镭 贾慧颖 李佳媛 图片绘制：李佳媛 沈镭 贾慧颖版面设计：沈镭 李佳媛 贾慧颖 封面设计：沈镭制作日期：2003-7-10实 验 简 介硬布线控制器是一种由门电路和触发器构成的复杂树形逻辑网络构成的逻辑电路，是早期设计计算机的一种方法，这种方法是把控制部件看做为产生专门固定时序

2、控制信号的逻辑电路，而此逻辑电路以使用元件最少和取得最高操作速度为设计目标。一旦控制部件构成后，除非重新设计和物理上对它重新布线，否则要想增加心的控制功能是不可能的。硬布线控制器是计算机中最复杂的逻辑部件之一，当执行不同的机器指令时，通过激活一系列彼此很不相同的控制信号来实现对指令的解释，其结果使得控制器的设计和调试非常复杂且代价很大，因此被微程序控制器所取代，但随着新一代机器及VLSI技术的发展，硬布线逻辑设计又得到了重视。N实验原理n本次实验的重点就在于硬布线控制器的设计，因为硬布线控制器大部分线路连线都在ispLSI1032芯片内部，因此设计方案的优劣主要取决于设计的思路和质量。1. 控

3、制器的设计思路硬布线控制器能够实现它的控制功能，关键在于它的组合逻辑译码电路。译码电路的任务是将一系列有关指令、时序等的输入信号，转换为一个个控制信号，输入到各执行部件中。根据硬布线控制器的基本原理，针对每个信号S，可以列出它的译码函数S = f（Im，Mi，Tk，Bj）其中是机器指令Im机器指令操作译码的输出信号，Mi是节拍信号发生器的节拍电位信号，Tk是时序信号发生器的时序脉冲信号，Bj是状态条件判断信号。在TEC4计算机组成原理实验系统中，因为时序脉冲信号Tk（T1-T4）已经直接输送给数据通路，所以译码电路不需Tk作为输入。又因为指令系统比较简单，操作码只有4位，不需要专门的操作码译码

4、器，因此Im直接就是操作码，即指令寄存器的IR4-IR7信号。Mi就是时序模块的节拍电位信号W1-W4。Bj包括： 来自数据通路中的运算器ALU的进位信号C； 来自控制台的开关信号SWC,SWB,SWA； 其他信号。每个控制信号的函数式都是上述输入信号的逻辑表达式，因此可以用各种组合逻辑构造电路网络，实现这些表达式的逻辑功能。理论上，只要所有控制信号都设计出译码函数，这个硬布线控制器的方案也就得到了，2. 控制设计流程设计硬布线控制器的设计流程就是解决Im，Mi，Bj如何起作用的问题，可以使用流程图的方法。硬布线控制器以节拍为时间单位，一拍是从时序T1的上升沿到T4的下降沿的一段时间。在流程图

5、中一个执行框就代表一拍。但相较于微程序设计，还有一些需要考虑的因素。执行一条机器指令的节拍数执行一条机器指令所需要的微指令数目在硬布线控制器中相当于机器指令所需的节拍数。决定执行一条指令需要的节拍数要根据所有指令而定，在本实验中，由于选用4拍对大多数指令就够了，所以节拍发生器产生4个节拍信号（W1-W4）。对于需要节拍少的指令，在设计控制流程，对于所需节拍较少的指令流程的适当位置使SKIP控制信号有效，那么对于的节拍可以跳过，提高的性能。对于需要节拍多的指令，可以有两种方法，一是修改时序电路，采用变节拍的方式实现，二是将一条机器指令的执行化为占用两条或更多的机器指令节拍，可以用FLAG进行标志

6、，FLAG可以认为使上述的其它信号。控制台操作的问题机器指令的执行流程设计出来后，还要有控制台操作。这部分属于机器指令系统，而又要完成机器指令那样以不超过4拍的时间来执行，以便与机器指令的执行方式统一起来。不同于微程序通过微程序地址记住处于控制台状态还是程序运行状态，在硬布线控制器中就要设置一个或几个标志来记录当前状态。根据这个标志可以区分控制台初始状态、控制台读内存、控制台写内存、程序运行状态。3. 硬布线控制器使用ISP技术，则控制器的电路设计完全是在开发软件上进行的，只要在计算机上面画出电路的原理图，编写好必要的程序，软件会自动完成控制器内部的联线控制，无需自己去接线。设计出硬布线控制流

7、程图后，就可以据此设计出译码逻辑电路。先根据流程图列出译码表，作为逻辑设计的依据。根据译码表可以写出每个控制信号的逻辑表达式，这个表达式就是它所在的行各乘积项相加。在编写译码表的过程中要注意综合和化简，可以考虑增加冗余项将相似信号合并为一个信号。N设计原理n采用数据通路和微程序控制器方案相同。（见附录）硬联线控制器模型机所使用的时序信号比微程序控制器要多一些，除了原有的时序信号T1至T4外，还需要节拍信号，一拍等于一个T1至T4循环。实验仪提供的节拍信号有4个：W1至W4。N实验设备n（1） TEC-4计算机组成原理实验系统一台（2） 双踪示波器一台（3） 直流万用表一只（4） 逻辑测试笔一支

8、（5） 集成电路若干片，取决于设计方案集成电路建议使用ISP芯片（一片ispLSI1032）。采用ISP器件，则需要一台PC机运行设计自动化软件（例如ispEXPERT）作设计、编程和下载使用。数据格式和指令系统采用与模型计算机相同的指令系统，即12条机器指令。同样考虑到复杂度和时间问题，一般应降低难度，采用该指令系统的子集；去掉中断指令后的3条机器指令，只保留9条指令。N实验人员n指导老师：白中英老师，张杰老师实验员：沈镭 计算机学院01级10班12号 010990贾慧颖 计算机学院01级10班22号 011000李佳媛 计算机学院01级10班23号 011001实 验 手 记 预备篇在开始

9、的几天里，我们并没有急着开始着手于上机等工作，而是把更多的时间放到了对整个实验的了解上，我们从我们已经做过的微程序控制器实验入手，试着找出两个实验的不同与相通点，并从图书馆里借来了一些相关的书籍，对硬布线控制器有了更进一步的了解。在第三天，在老师的帮助下，我们有幸得到了一本00级学长关于这个实验的设计文档，这份文档给了我们莫大的帮助，虽然通过前几天的学习，我们对硬布线控制器的原理和构造有了比较深刻的认识，但是我们对很多关于实验方面的问题仍然感到不是非常的清楚。这份文档做为一个成功的范例给了我们很多的启示，也让我们对这个实验有了更多的感性认识，而其中学长的经验也让我们以后的实验设计和调试避免了不

10、少的错误。 设计篇从6月27日至7月2日，我们把大量的时间花在了实验流程的设计和编码工作上。仔细阅读了学长们设计的流程图后，我们认为，学长们所设计的采用8拍的流程图有一些浪费，能不能做出一个只用4拍的流程图来实现硬布线控制器的功能呢？我们把这个想法反映给了老师，老师非常支持我们的想法，他鼓励我们进行大胆的尝试。我们开始着手于将8拍压缩微4拍的工作，KRR,KRD,KWE,KRR四个指令由于原本就只有4拍，所以我们很快就将他们成功变成了4拍，剩下KLD和PR两个指令，都是原来有5拍的指令，是我们改造工作的难点。这两条指令的情况又不相同，其中PR是在其机器指令部分，ADD,SUB,MUL,AND,

11、LDA五条指令中，最后必须有一拍来执行WRD.而WRD是写寄存器，我们不能把它和上一拍进行合并，所以我们将它放到了PR的第一拍，并加入了一个控制判断位，来判断是否应该执行这条指令（如图）。对于KLD，我们想了很久，我们参考了微程序控制器的图，发现其中使用了循环，而我们是不能使用循环的；我们又想到了并拍，我们已TJ信号为标志来考虑并拍，发现没有可以并起来的拍节，在这里我们遇到了本次实验的第一个问题，我们向老师寻求了帮助，在老师的提醒下，我们发现在我们考虑并拍可能性的时候犯了一个错误，我们认为两拍之间如果有TJ信号就不能并拍，但是TJ信号其实是用来在SW-BUS#之前让我们向总线输入的，所以只要保

12、证两个SW-BUS#之间有一个TJ信号就可以了，我们发现CERLDIR这拍和下面的SW-BUS#LDER并不冲突，所以我们将这两拍合并，并将TJ信号放到了前面一拍中，从而对KLD实现了4拍。（如图）在完成了流程图后（见附录），我们根据流程图写出了译码表（见附录），并根据译码表写出了ABEL语言的源程序（见附录）。从而完成了设计阶段的工作，应该说，虽然我们在设计阶段花费了大量的时间，但是这给我们后面的上机实验带来了很大的方便。 实现篇 正如前文所说，由于我们在设计上做了大量的工作，给我们的调试工作带来了很多的方便，我们从7月3日上午开始进入实验室调试，至7月4日中午，调试完成，验收通过。 但是，

13、在调试工作中，我们还是遇到了不少的问题，在这里，我们不对调试过程做过多的介绍，主要谈一谈我们在调试过程中遇到的问题。 我们将程序输入后，首先对控制台部分的程序进行了验证，在对每一个接口进行了检测，确认正确后，我们通过了控制台的验证。 可是进入了机器指令的执行后，我们发现了一个非常奇怪的问题，就是我们的程序在连续执行的时候，总是不停的从地址00H开始执行，我们对流程图进行了分析后，发现一个设计上的漏洞，由于我们是使用4拍实现，所以我们在进入PR后，每次执行完一个机器指令，都将回到PR的第一拍，此时总线将再度打开，接受程序开始地址的输入，这时一开始输入的地址将再次作为程序地址进入总线，对于这个问题

14、，我们再次在该拍之前加入了一个控制位，该控制位在程序第一次进入时为1，此时执行该拍，而如果程序是从机器指令返回的话，将该控制位置为0，此时程序将跳过该拍。（如图）对于这个的语言实现，由于程序开始前是处于第4拍的，所以不能简单的用译码表来写出表达式，而必须使该控制位在第4拍的情况也发生变化，所以我们采用了在第3拍强制置1，然后以SR_SW自身做为变量控制第4拍的翻转的方法，程序如下：SR_SW := !SWC&!SWB&!SWA&(W3#W4&!SR_SW);在解决了这个问题之后，我们再次运行程序，发现仍然没有得到正常的答案，我们对程序再次进行了检查，发现了一些编码上的错误，并进行了改正。但是我

15、们仍然没有得到正确的结果。我们采取了逐条语句调试的方法，即只输入一个指令并执行，在第一条指令我们就没有得到正确的结果，于是我们对每一个接口进行了测试，发现了问题之所在。由于每一次程序开始前，用来表示机器指令的IR7,IR6,IR5,IR4自动被置为0000，而这和机器中的ADD指令恰好相同，我们所写的判断程序就认为这是ADD指令，而在程序一开始就执行了WRD，导致了寄存器的混乱。对于这个问题，我们发现不能象解决控制SW_BUS#那样来解决，可能是灵光一显吧，我们发现在CLR按钮上也有一个接口，我们试着从CLR的接口上接出一条线，使控制位变量与之相关，即接受到CLR信号时，将该控制位直接置0，以

16、跳过WRD。程序如下：SR_W :=!(!SWC&!SWB&!SWA&!IR7&IR6&!IR5&!IR4&W4 #!SWC&!SWB&!SWA&IR7&!IR6&!IR5&!IR4&W4 #!SWC&!SWB&!SWA&IR7&!IR6&!IR5&IR4&W4 #!SWC&!SWB&!SWA&!IR7&IR6&IR5&!IR4&W4)&!CLR;经过验证，我们的想法时正确的，再次写入后，我们成功的得到了正确的结果。并且单步执行也顺利通过。实验结果N演示程序n为了使程序更加容易验证，我们沿用了在做微程序实验时用的程序如下。地址指令机器代码00HLDA R0, R258H01HLDA R1, R

17、35DH02HADD R0, R104H03HJC +595H04HAND R2, R33EH05HSUB R3, R21BH06HSTA R3, R24BH07HMUL R0, R124H08HSTP60H09HJMP R184H指令执行过程中，每条指令执行完毕之后寄存器和存储器的内容列在下表中： 地址指令功能寄存器内容 内存单元R0R1R2R3 00HLDA R0, R2R2R024H60H61H60H-24H61H-83H 01HLDA R1, R3R3R024H83H60H61H60H-24H61H-83H 02HADD R0, R1R0+R1R0A7H83H60H61H60H-24H

18、61H-83H 03HJC +5C=1PC+5PCA7H83H60H61H60H-24H61H-83H 04HAND R2, R3R2&R3R2A7H83H60H61H60H-24H61H-83H 05HSUB R3, R2R3-R2R3A7H83H60H01H60H-24H61H-83H 06HSTA R3, R2R3R2A7H83H60H01H60H-01H61H-83H 07HMUL R0, R1R0*R1R015H83H60H01H60H-01H61H-83H 08HSTP暂停运行15H83H60H01H60H-01H61H-83H 09HJMP R1R1PC15H83H60H01H6

19、0H-01H61H-83H运算结果：寄存器 R015 R183 R260 R301 内存单元 60H中存01H 61H中存83HN验收程序n地址指令机器代码00HLDA R0, R258H01HLDA R1, R35DH02HADD R0, R104H03HJC +595H04HAND R1, R031H05HSUB R0, R3 1CH06HMUL R0, R124H07HSTA R0, R144H08HSTP60H09HJMP R184H指令执行过程中，每条指令执行完毕之后寄存器和存储器的内容列在下表中： 地址指令功能寄存器内容 内存单元R0R1R2R3 00HLDA R0, R2R2R0

20、24H83H60H61H60H-24H61H-83H 01HLDA R1, R3R3R024H83H60H61H60H-24H61H-83H 02HADD R0, R1R0+R1R0A7H83H60H61H60H-24H61H-83H 03HJC +5C=1PC+5PCA7H83H60H61H60H-24H61H-83H 04HAND R1, R0R1&R0R1A7H83H60H61H60H-24H61H-83H 05HSUB R0, R3 R0-R3R346H83H60H61H60H-24H61H-83H 06HMUL R0, R1R0*R1R012H83H60H61H60H-24H61H-

21、83H 07HSTA R0, R1R0R112H83H60H61H60H-24H61H-83H83H-12H 08HSTP暂停运行12H83H60H61H60H-24H61H-83H83H-12H 09HJMP R1R1PC12H83H60H61H60H-24H61H-83H83H-12H运算结果：寄存器 R012H R183H R260H R361H 内存单元 60H中存24H 61H中存83H 83H中存12H实验心得N沈镭 经过12天的努力,终于完成了这次小学期的设计.虽然只有短短的12天,但是缺感觉学到了很多东西.这是我们第一次自己独立设计并实现完成大型的硬件实验.通过这次实验,我们对

22、如何做硬件实验有了更进一步的感性认识,特别是对用软件来设计硬件这一部分增加了实际操作的经验.我们体会到了用软件设计硬件的优点,人们可以把软件和硬件的特点结合起来,从而加快硬件升级的速度并降低硬件设计的成本,并使得硬件开发更加容易维护.通过这个实验,我们对计算机组成原理,特别是硬布线控制器的知识有了更加深刻的理解和认识,特别是对计算机内部的执行过程,如计算机执行时如何传递数据,何时传递,通过什么传递,我们都通过自己的观察,加深了认识.除了大家都在强调的在知识方面我们所学到的东西外,我觉得这个大型实验教给我们更多的是大型设计的思想和面对问题,找到问题最后解决问题的能力.在这个实验中,我延用了自己开

23、发程序的经验,首先并没有着急进入实验室直接开始实验,而是花了大量的时间在设计流程图编写源码上,为上机调试做好了充分的准备,事实证明,我们在最短的上机时间内成功的调试成功.在调试的时候,我们采取了模块化模式,对控制台指令和机器指令分开调试,尽量把错误缩小到某个范围内,在机器指令出现问题时,我们以每个指令为模块,分部排查,顺利的找出了错误的原因,为我们解决问题创造了最好的条件.所以说,我们从这个实验中学到了很多设计和调试的方法,积累了大型设计的经验.我们相信,这些方法和经验必将对我们以后所遇到的问题有不小的帮助.这次实验再次让我们体会到了团队合作的快乐,可以说如果没有大家齐心协力,我们就不能完成这

24、个实验.正是由于大家的团队精神,在讨论时能各抒己见,不断的交流和学习,我们才能依靠集体的力量,顺利的完成了这个实验.这个实验成果是属于我们团队的! 另外,我们在实验中所表现出来的耐性和韧劲也让我感动,由于我们没有延用以前的8拍控制器的流程图,而是自己设计了一个4拍的控制器,所以无论是在设计阶段还是调试阶段,我们都遇到了很多的问题,比如4拍的实现等等.在遇到问题时,我们都表现出了良好的心态,不急不躁,反复的实验,找出原因.而这些诸多的困难也没有让我们放弃,我们付出的是更多的努力,我们的组员在设计时连续彻夜工作;在调试时,大家都是一天在实验室里一遍又一遍的实验.最后,我们终于拿出了自己设计的4拍控

25、制器.可以说,这次实验是对我们所有人的一次考验,而我们也交出了一份让自己满意的答卷. 最后,我们向给予我们极大帮助的老师表示衷心的感谢,谢谢你们给予我们无私的帮助和最大的支持,希望在以后的学习中,老师还能多多鞭策指导,谢谢!N贾慧颖n经历了紧张的期末考试之后，我们进入了小学期的课程，首先进行的是计算机组成原理科目的课程设计，本学期我们对计算机组成原理的内容进行了深入全面的学习，但是课程设计对我们来说是一个遥远陌生而且感到十分深奥的名词。而硬布线是书中没有详细讲解的一部分知识。可想而知实验的过程中我们不仅面对许多知识上的困难，而且也面临不少心理上的考验。在得知小学期课程设计之后，我们就一起对计算

26、机组成原理进行了进一步的学习，基于期末考试复习的基础上，对实验和硬件部分加强了学习，尤其是数据通路和指令系统方面的内容。在得到具体的题目之后，大家一起进行讨论，按照实验的步骤按部就班的进行：首先分析题目，应用所学的只是设计画出流程图；然后根据流程图写出译码表，进行状态编码并予以化简；再次进行编程，下载；然后是调试，检测程序的正确性，而后就是接受验收了；最后我们全组群策群力完成了试验报告。然而对于我们实验的过程并不是一帆风顺的，主要在于这个实验的关键，也就是流程图的设计。首先大家提出的是八拍的方案，而后又对这个方案进行改进，根据书上微程序的流程图（五拍）参考老师的建议进行合并和改进，最后形成了4

27、拍的设计。但是这个创新也给我们带来比别人更大的困难，许多意想不到的困难，比如如何应用判别信号使其正常执行，为了解决这些问题，我们向老师请教，并且和同学讨论，还应用了一些以前实验中没有用过的控制信号和方法，并且最终解决了实验中出现的种种问题，也从其中获得的不少从课本学习和日常实验中得不到的东西。通过这次实验我们巩固了计算机组成原理课程中重要部分的知识，对于计算机系统中的指令执行过程和指令周期的概念有了更深入的了解，编程的过程还巩固了我们在数字逻辑与数字系统课程中学习的ABLE语言部分的知识。同时课程设计也提高了我们的动手能力，亲自调试自己的程序，为了检验错误存在的原因用逻辑笔不厌其烦的一个管脚一

28、个管脚的测试，每进行一次修改就要进行一次甚至更多次的数据输入来验证实验结果。到试验结束大家对试验的过程已经非常熟悉了。最重要的是我们在实验中遇到了平时课本学习中不会遇到的问题，给我们不少的启示。我们所遇到的问题大概可以分为3类，其一就是所学知识不精造成的，这样我们一边补习一边解决问题，这样更加巩固和全面了我们的课堂知识，其二就是我们发现了自身在设计和实验中的弊病，其中不少错误都是由于考虑不周或粗心大意造成的，我们在解决问题的过程中发现试验时的仔细非常重要，这些错误造成我们很大的困惑，意识到这一点有助于我们培养认真的态度，和全面系统的思考方式，再有一些则是课本之中很难找到答案的问题，就需要我们开

29、阔思路，取于课本的基础上还要有所创新，高于课本，寻找方法予以解决。经过大家的努力，我们终于成功的完成了这次课程设计，一组人员合作完成试验后的成就感不言自明，同时我们的协作精神也在3个星期的实验中建立起来，随着实验的不断深入同学们的配合越来越默契，共同探讨，互补合作，使得大家在知识和能力上都有了很大的提高。总而言之，经过3个星期的试验我们收获颇丰，同时我们还要感谢实验老师对我们的悉心指导，帮我们分析解决了许多棘手的问题，也为我们拓展思路提供了很好的指导。衷心希望以后有更多这样锻炼能力的机会。N李佳媛 经过两个多礼拜将近三个礼拜的小学期实验，我学到了不少东西。不论是自身的动手实践能力还是团队合作的

30、精神，都得到了很好的锻炼和培养。通过这次课程设计，本学期所学的计算机组成原理的课程内容得到了具体的应用，也更加深了对这门课的理解，尤其是计算机的工作原理，计算机的数据通路和指令系统等方面。所以真的非常感谢指导我们实验的老师们，谢谢你们。这次课程设计，我们对硬件设计的步骤有了深刻地了解。当我们拿到任务之后，运用我们掌握的知识对这个任务进行分析，然后划分几个阶段并明确每个阶段的任务如下：首先理解题目，画出流程图；其次进行状态编码并予以化简；再次进行编程，下载；然后是调试，查错，验收；最后完成实验报告。因为是多人组成一个小组，所以在实验过程中出现不同想法的冲突是在所难免的，大家通过讨论，论证各自想法

31、的可行性，选择最佳的实现方法，这样不但解决了问题，而且拓宽了大家的思路，达到了大家的共同提高，且培养了互相协作的精神。不过从另一方面来说，人多则可以互相对照和比较，发现自己的不足之处，加以修正并获得进步。 本次的实验和我们学期内的为程序控制器实验有着千丝万缕的联系，因为我当时作微程序的时候就做得不错，所以心想这次试验还不是手到擒来；却没想到想和做完全是两个不同的概念。遇到了许多意想不到的困难！在实验中，碰到的任何问题我们都要找出其出现的原因并进行修改或改进。不仅有流程的可行性问题，还有器件等具体的问题，都要综合考虑。比如，数据通路工作时必须单路有效，否则会导致错误的结果；机器指令是怎么执行的，

32、执行过程中传递的途径和形式，指令执行过程的先后顺序；指令周期内不会把指令当成数据，执行周期内也不会把数据当成指令。这些都提高了我们的发现问题解决问题的能力和实践动手的能力，知识的综合应用以及理论与实践相结合的能力。在实验过程中，实验指导老师的热心帮助也使我们取得成功的路径变得更为清晰和简洁。所以我真心的，一再的感谢他们!这次实验之后，我们基本上都完成了教学目的，融会贯通计算机组成原理课程和计算机系统结构课程的内容，通过知识的综合运用，加深了对计算机系统各模块的工作原理及相互联系的认识，特别是对硬联线控制器的认识；学会了运用ISP（在系统编程）技术进行设计和调试的基本步骤和方法，熟悉了集成开发软

33、件中设计，模拟调试工具的使用，体会到ISP技术相对于传统开发技术的优点；培养科学研究的独立工作能力，取得工程设计与组装调试的实践经验；了解了当前硬件设计的主流方向，即硬件设计的软件化，这样可以加快硬件设计和升级的速度并降低硬件设计的难度，成本和维护的难度。我们用了ABEL（或VHDL）语言设计完成了所要求的实现功能，对ABEL语言有了实践的机会，更加娴熟的使用ABEL语言，明白了硬件设计的步骤。n附录1n硬布线控制器程序流程图n附录2nKRDKWEKLDKRRPR指令IRADDSUBMULANDLDASTAJMPJCSTPLDIRW3W3W2W2W2W2W2W2W2W2W2LDPCW1W1W1

34、W1W1W1W1/W4W1/W4W1LDAR1W1W1W1W1W3LDAR2W1W2W2W2W2W2W2W2W2W2W2LDERW3W4W4W4W4W4LDDR1W3W3W3W3W3LDDR2W3W3W3W3W3LDR4W1W1W1W1W1W1W1/W4W1/W4W1LRWW4W4CEL#W4W4W2W2W4W4M3W1W1M4W1W1W1W1W1W1W1/W4W1W1SW_BUS#W1W1/W4W1/W2/W3W1/W2W1W1W1W1W1W1W1W1W1RS_BUSW4W3W3W4ALU_BUSW4W4W4W4W4WRDW4控制位控制SKIPW1W1W3W3W3CERW3W3W2W2W2W

35、2W2W2W2W2W2TJW1/W4W1/W4W1/W2/W4W1/W4W4SR_WW4W4W4W4W4PC-INCW2W2W2W2W2W2W2W2W2PC-ADDW4根据流程图所写出的译码表n附录3n数据通路总图n附录4n源程序:MODULE cpuTITLE A MODEL CPUDECLARATIONS T1 PIN 6; W1 PIN 7; W2 PIN 8; W3 PIN 9; W4 PIN 10; IR4 PIN 12; IR5 PIN 13; IR6 PIN 14; IR7 PIN 15; SWC PIN 26; SWB PIN 27; SWA PIN 28; C PIN 29;

36、 SR_W PIN 71 ISTYPE REG_D; SR_SW PIN 72 ISTYPE REG_D; LDIR PIN 30 ISTYPE COM;CERLDPC PIN 31 ISTYPE COM; LDR4 PC_ADD PIN 32 ISTYPE COM; M4 PIN 33 ISTYPE COM; LDAR1 PIN 35 ISTYPE COM; LDAR2 PIN 36 ISTYPE COM; M3 PIN 38 ISTYPE COM; CEL PIN 39 ISTYPE COM; LRW PIN 40 ISTYPE COM; PC_INC PIN 41 ISTYPE COM;

37、 LDER PIN 45 ISTYPE COM; SW_BUS PIN 46 ISTYPE COM; RS_BUS PIN 47 ISTYPE COM; WRD PIN 48 ISTYPE COM; LDDR1 PIN 52 ISTYPE COM; S2 PIN 53 ISTYPE COM; S1 PIN 54 ISTYPE COM; S0 PIN 55 ISTYPE COM; ALU_BUS PIN 56 ISTYPE COM; TJ PIN 69 ISTYPE COM; SKIP PIN 70 ISTYPE COM; LDDR2 PIN 73 ISTYPE COM; CLR PIN 74

38、ISTYPE COM;EQUATIONS S2=!SWC&!SWB&!SWA&!IR7&!IR6&IR5&!IR4&W4; S1=!SWC&!SWB&!SWA&!IR7&!IR6&!IR5&!IR4&W4 #!SWC&!SWB&!SWA&!IR7&!IR6&IR5&IR4&W4; S0=!SWC&!SWB&!SWA&!IR7&!IR6&!IR5&IR4&W4 #!SWC&!SWB&!SWA&!IR7&IR6&!IR5&!IR4&W4; M4=!SWC&!SWB&!SWA&SR_SW&W1 #!SWC&!SWB&!SWA&IR7&!IR6&!IR5&!IR4&W4; LDIR=!SWC&SWB&

39、SWA&W3 #SWC&!SWB&!SWA&W3 #!SWC&!SWB&!SWA&W2; LDPC=!SWC&!SWB&!SWA&SR_SW&W1 #!SWC&!SWB&!SWA&!IR7&IR6&!IR5&IR4&W4 #!SWC&!SWB&!SWA&IR7&!IR6&!IR5&IR4&W4&C; LDAR1=!SWC&!SWB&SWA&W1 #!SWC&SWB&!SWA&W1 #!SWC&SWB&SWA&W1 #SWC&!SWB&!SWA&W1 #!SWC&!SWB&!SWA&!IR7&IR6&!IR5&!IR4&W3 #!SWC&!SWB&!SWA&!IR7&IR6&!IR5&IR4&W

40、3; LDAR2=!SWC&SWB&SWA&W1 #SWC&!SWB&!SWA&W1 #!SWC&!SWB&!SWA&W2; LDER=!SWC&SWB&SWA&W3 #!SWC&!SWB&!SWA&!IR7&!IR6&!IR5&!IR4&W4 #!SWC&!SWB&!SWA&!IR7&!IR6&!IR5&IR4&W4 #!SWC&!SWB&!SWA&!IR7&!IR6&IR5&!IR4&W4 #!SWC&!SWB&!SWA&!IR7&!IR6&IR5&IR4&W4 #!SWC&!SWB&!SWA&!IR7&IR6&!IR5&IR4&W4; LDDR2=!SWC&!SWB&!SWA&!IR7&

41、!IR6&!IR5&!IR4&W3 #!SWC&!SWB&!SWA&!IR7&!IR6&!IR5&IR4&W3 #!SWC&!SWB&!SWA&!IR7&!IR6&IR5&!IR4&W3 #!SWC&!SWB&!SWA&!IR7&!IR6&IR5&IR4&W3 #!SWC&!SWB&!SWA&!IR7&IR6&!IR5&!IR4&W3; LDDR2 SAME LDDR1=!SWC&!SWB&!SWA&!IR7&!IR6&!IR5&!IR4&W3 #!SWC&!SWB&!SWA&!IR7&!IR6&!IR5&IR4&W3 #!SWC&!SWB&!SWA&!IR7&!IR6&IR5&!IR4&W3

42、 #!SWC&!SWB&!SWA&!IR7&!IR6&IR5&IR4&W3; LRW=!SWC&!SWB&SWA&W4 #!SWC&!SWB&!SWA&!IR7&IR6&!IR5&IR4&W4; !CEL=!SWC&!SWB&SWA&W4 #!SWC&SWB&!SWA&W4 #!SWC&SWB&SWA&W2 #SWC&!SWB&!SWA&W2 #!SWC&!SWB&!SWA&!IR7&IR6&!IR5&IR4&W4 #!SWC&!SWB&!SWA&!IR7&IR6&!IR5&!IR4&W4; M3=!SWC&SWB&SWA&W1 #SWC&!SWB&!SWA&W1; !SW_BUS=!SWC&

43、!SWB&SWA&W1 #!SWC&SWB&!SWA&(W1#W4) #!SWC&SWB&SWA&(W1#W2#W3) #SWC&!SWB&!SWA&(W1#W2) #!SWC&!SWB&!SWA&SR_SW&W1; !RS_BUS=SWC&!SWB&!SWA&W4 #!SWC&!SWB&!SWA&!IR7&IR6&!IR5&IR4&W3 #!SWC&!SWB&!SWA&!IR7&IR6&!IR5&!IR4&W3 #!SWC&!SWB&!SWA&!IR7&IR6&!IR5&IR4&W4; ALU_BUS=!SWC&!SWB&!SWA&!IR7&!IR6&!IR5&!IR4&W4 #!SWC&!SWB&!SWA&!IR7&!IR6&!IR5&IR4&W4 #!SWC&!SWB&!SWA&!IR7&!IR6&IR5&!IR4&W4 #!SWC&!SWB&!SWA&!IR7&!I