电子技术基础(数字部分)全册完整教学课件3

1、电子技术基础(数字部分)全册完整教学课件3,1.数字逻辑概论,2.逻辑代数,3.逻辑门电路,4.组合逻辑电路,5.锁存器与触发器,6.时序逻辑电路,7.存储器,9.模数与数模转换器,8.脉冲波形的变换与产生,数字电子技术 Digital Electronic Technique,1.数字逻辑(Digital logic)概论,1.1 数字电路与数字信号,1.2 数制,1.3 二进制数的算术运算,1.4 二进制代码,1.5 二值逻辑变量与基本逻辑运算,1.6 逻辑函数及其表示方法,1.1.1 数字技术的发展及其应用,1.1.2 数字集成电路的分类及特点,1.1.3 模拟信号与数字信号,1.1.4

2、 数字信号的描述方法,1.1 数字电路与数字信号,数字电子技术：是研究有关数字电子器件、数字电路及其应用的科学,1.1.1数字技术的发展及其应用,1.1 数字电路与数字信号,80年代后- ULSI ， 1 0 亿个晶体管/片 、 ASIC 制作技术成熟,90年代后- 97年一片集成电路上有40亿个晶体管,6070代,IC技术迅速发展：SSI、MSI、LSI 、VLSI。 10万个晶体管/片,将来- 高分子材料或生物材料制成密度更高、三维结构的电路,发展特点:以电子器件的发展为基础,电子管时代,1906年，福雷斯特等发明了电子管；电子管体积大、重量重、耗电大、寿命短。目前在一些大功率发射装置中使

3、用,电压控制器件 电真空技术,晶体管时代,电流控制器件 半导体技术,半导体集成电路,电路设计方法伴随器件变化从传统走向现代,a)传统的设计方法,b)现代的设计方法,EDA技术以计算机为基本工具、借助于软件设计平台，自动完成数字系统的仿真、逻辑综合、布局布线等工作。最后下载到芯片，实现系统功能。使硬件设计软件化,原理图设计,VerlogHDL语言设计,状态机设计,EDA（Electronics Design Automation)技术,4、验证结果,实验板,下载线,数码相机,计算机,数字技术的应用,根据电路的结构特点及其对输入信号的响应规则的不同， -数字电路可分为组合逻辑电路和时序逻辑电路,从

4、集成度不同 -数字集成电路可分为小规模、中规模、大规模、超大规模和甚大规模五类,从电路的形式不同， -数字电路可分为集成电路和分立电路,从器件不同 -数字电路可分为TTL 和 CMOS电路,1、数字集成电路的分类,1.1.2、数字集成电路的分类及特点,集成度:每一芯片所包含的门个数,芯片大小：110mm，厚0.2mm,2、数字集成电路的特点,1)电路简单,便于大规模集成,批量生产,2)可靠性、稳定性和精度高,抗干扰能力强,3)体积小,通用性好,成本低,4)具可编程性,可实现硬件设计软件化,5)高速度 低功耗,6)加密性好,3、数字电路的分析、设计与测试,1)数字电路的分析方法,数字电路的分析:

5、根据电路确定电路输出与输入之间的逻辑关系,2) 数字电路的设计方法,数字电路的设计:从给定的逻辑功能要求出发，选择适当的逻辑器件，设计出符合要求的逻辑电路,设计方式:分为传统的设计方式和基于EDA软件的设计方式,分析工具：逻辑代数。 电路逻辑功能主要用真值表、功能表、逻辑表达式和波形图,时间和数值均连续变化的电信号，如正弦波、三角波等,1. 模拟信号 Analog Signal,1.1.3 模拟信号与数字信号,2、数字信号 Digital Signal -在时间上和数值上均是离散的信号,数字电路和模拟电路：工作信号，研究的对象不同， 分析、设计方法以及所用的数学工具也相应不同,3、模拟信号的数

6、字表示,由于数字信号便于存储、分析和传输，通常都将模拟信号转换为数字信号,模拟电压信号,取样,量化和编码,1.1.4 数字信号的描述方法,1、二值数字逻辑和逻辑电平,a 、在电路中用低、高电平表示0、1两种逻辑状态,0、1数码-表示数量时称二进制数,表示事物状态时称二值逻辑,a) 用逻辑电平描述的数字波形,b) 16位数据的图形表示,2、数字波形,数字波形-是信号逻辑电平对时间的图形表示,低电平,有脉冲,非归零型,归零型,比特率 - 每秒钟转输数据的位数,无脉冲,1)数字波形的两种类型,一位或一拍,高电平,例1.1.1 某通信系统每秒钟传输1544000位(1.544兆位)数据，求每位数据的时

7、间,解：按题意，每位数据的时间为,2)周期性和非周期性,非周期性数字波形,周期性数字波形,非理想脉冲波形,3)实际脉冲波形及主要参数,几个主要参数,占空比 Q - 表示脉冲宽度占整个周期的百分比,上升时间tr 和下降时间tf -从脉冲幅值的10%到90% 上升 下降所经历的时间( 典型值ns,脉冲宽度 (tw ) -脉冲幅值的50%的两个时间所跨越的时间,周期 (T) - 表示两个相邻脉冲之间的时间间隔,例1.1.2 设周期性数字波形的高电平持续6ms，低电平持续10ms， 求占空比q,解：因数字波形的脉冲宽度tw=6ms，周期T=6ms+10ms=16ms,4)时序图-表明各个数字信号时序关

8、系的多重波形图,由于各信号的路径不同，这些信号之间不可能严格保持同步关系。为了保证可靠工作，各信号之间通常允许一定的时差，但这些时差必须限定在规定范围内，各个信号的时序关系用时序图表达,1.2.1 十进制,1.2数制,1.2.2 二进制,1.2.3 二-十进制之间的转换,1.2.4 十六进制和八进制,一般表达式,1.2.1 十进制 Decimal,十进制采用0, 1, 2, 3, 4, 5, 6, 7, 8, 9十个数码，其进位的规则是“逢十进一,4587.29=4103+5102+8101+7100+2101+9102,系数,位权,任意进制数的一般表达式为,各位的权都是10的幂,1.2数制,

9、数制:多位数码中的每一位数的构成及低位向高位进位的规则,1.2.2 二进制 Binary,二进制数的一般表达式为,位权,系数,二进制数只有0、1两个数码，进位规律是：“逢二进一”,1、二进制数的表示方法,各位的权都是2的幂,1）易于电路表达-0、1两个值，可以用管子的导 通或截止，灯泡的亮或灭、继电器触点的闭合或断开来表示,2、 二进制的优点,2）二进制数字装置所用元件少,电路简单、可靠,3）基本运算规则简单, 运算操作方便,3、二进制数波形表示,1）二进制数据的串行传输,4、 二进制数据的传输,2）二进制数据的并行传输,将一组二进制数据所有位同时传送。 传送速率快,但数据线较多，而且发送和接

10、收设备较复杂,1)、十进制数转换成二进制数,a. 整数的转换,辗转相除”法:将十进制数连续不断地除以2 , 直至商为零，所得余数由低位到高位排列，即为所求二进制数,整数部分小数部分,1.2.3 二-十进制之间的转换（自学掌握） Decimal to Binary conversion,解：根据上述原理，可将(37)D按如下的步骤转换为二进制数,由上得 (37)D=(100101)B,例1.2.2 将十进制数(37)D转换为二进制数,当十进制数较大时，有什么方法使转换过程简化,解：由于2 为128，而133128=5=2 2,例1.2.3 将(133)D转换为二进制数,所以对应二进制数b7=1，

11、b2=1，b0=1，其余各系数均为0，所以得 (133)D=(10000101)B,7,2,0,b. 小数的转换,对于二进制的小数部分可写成,将上式两边分别乘以2，得,由此可见，将十进制小数乘以2，所得乘积的整数即为,不难推知，将十进制小数每次除去上次所得积中的整数再乘以2， 直到满足误差要求进行“四舍五入”为止，就可完成由十进制小数 转换成二进制小数,解由于精度要求达到0.1%，需要精确到二进制小数10位，即1/210=1/1024,所以,十六进制数中只有0, 1, 2, 3, 4, 5, 6, 7, 8, 9 , A、B、C、D、E、F十六个数码，进位规律是“逢十六进一”。各位的权均为16

12、的幂,1.十六进制,一般表达式,例如,1.2.4 十六进制和八进制（自学掌握) Hexadecimal and Octal,各位的权都是16的幂,2、二-十六进制之间的转换,二进制转换成十六进制,因为16进制的基数16=24 ，所以，可将四位二进制数表示一位16进制数，即 00001111 表示 0-F,例 (111100010101110)B,将每位16进制数展开成四位二进制数，排列顺序不变即可,例 (BEEF)H,78AE)H,1011 1110 1110 1111)B,十六进制转换成二进制,例 (111100010101110)B,3.八进制,八进制数中只有0, 1, 2, 3, 4,

13、5, 6, 7八个数码，进位规律是“逢八进一”。各位的权都是8的幂,一般表达式,八进制就是以8为基数的计数体制,4、二-八进制之间的转换（自学,将每位八进制数展开成三位二进制数，排列顺序不变即可,转换时，由小数点开始，整数部分自右向左，小数部分自左向右，三位一组，不够三位的添零补齐，则每三位二进制数表示一位八进制数,因为八进制的基数8=23 ，所以，可将三位二进制数表示一位八进制数，即 000111 表示 07,例 (10110.011)B,例 (752.1)O,26.3)O,111 101 010.001)B,5.十六进制的优点,1）与二进制之间的转换容易,2）计数容量较其它进制都大。假如同

14、样采用四位数码， 二进制最多可计至( 1111)B =( 15)D； 八进制可计至 (7777)O = (2800)D； 十进制可计至 (9999)D； 十六进制可计至 (FFFF)H = (65535)D，即64K。其容量最大,3）书写简洁,1.3二进制的算术运算（自学,1.3.1无符号二进制的数算术运算,1.3.2有符号二进制的数算术运算,1.3二进制的算术运算（自学,1、二进制加法,无符号二进制的加法规则： 0+0=0，0+1=1，1+1=10,例1.3.1 计算两个二进制数1010和0101的和。 解,1.3.1无符号数算术运算,无符号二进制数的减法规则： 0-0=0， 1-1=0，1

15、-0=1 0-1=11,2二进制减法,例1.3.2 计算两个二进制数1010和0101的差。 解,3、乘法和除法,例1.3.3 计算两个二进制数1010和0101的积。 解,例1.3.4 计算两个二进制数1010和111之商。 解,1.3.2带符号二进制的减法运算,二进制数的最高位表示符号位，且用0表示正数，用1表示负数。其余部分用原码的形式表示数值位,有符号的二进制数表示,1. 二进制数的补码表示,补码或反码的最高位为符号位，正数为0，负数为1。 当二进制数为正数时，其补码、反码与原码相同。 当二进制数为负数时，将原码的数值位逐位求反，然后在最低位加1得到补码,11)D =(0 1011)

16、B (11)D =(1 1011) B,减法运算的原理:减去一个正数相当于加上一个负数AB=A+(B)，对(B)求补码，然后进行加法运算,2. 二进制补码的减法运算,例1.3.7 试用4位二进制补码计算52,自动丢弃,解：因为(52)补=(5)补+(2) 补 =0101+1110 =0011 所以 52=3,例1.3.8 试用4位二进制补码计算5+7,3. 溢出,解决溢出的办法:进行位扩展,解：因为(5+7)补=(5)补+(7) 补 =0101+0111 =1100,4. 溢出的判别,当方框中的进位位与和数的符号位（即b3位）相同时，则运算结果是错误的，产生溢出,如何判断是否产生溢出,1.4二

17、进制代码,1.4.1 二-十进制码,1.4.2 格雷码,1.4.3 ASCII码,1.4二进制代码,二进制代码的位数(n),与需要编码的事件（或信息）的个 数(N)之间应满足以下关系,2n-1N2n,1. 二十进制码进制码(数值编码) (BCD码- Binary Code Decimal,用4位二进制数来表示一位十进制数中的09十个数码,从4 位二进制数16种代码中,选择10种来表示09个数码的方案有很多种。每种方案产生一种BCD码,码制:编制代码所要遵循的规则,1）几种常用的BCD代码,1.4.1二-十进制码,2）各种编码的特点,余码的特点:当两个十进制的和是10时，相应的二进制正好是16，

18、于是可自动产生进位信号,而不需修正.0和9, 1和8,.6和4的余码互为反码,这对在求对于10的补码很方便,余3码循环码：相邻的两个代码之间仅一位的状态不同。按余3码循环码组成计数器时，每次转换过程只有一个触发器翻转，译码时不会发生竞争冒险现象,有权码：编码与所表示的十进制数之间的转算容易 如(10010000) 8421BCD=(90,对于有权BCD码，可以根据位权展开求得所代表的十进制数。例如,4)求BCD代码表示的十进制数,对于一个多位的十进制数，需要有与十进制位数相同的几组BCD代码来表示。例如,3)用BCD代码表示十进制数,1.4.2 格 雷 码,格雷码是一种无权码,编码特点是：任何

19、两个相邻代码之间仅有一位不同,该特点常用于模拟量的转换。当模拟量发生微小变化，格雷码仅仅改变一位，这与其它码同时改变2位或更多的情况相比，更加可靠,且容易检错,1.4.3 ASCII 码(字符编码) (ASCIIAmerican National Standard Code for Information Interchange,ASCII码即美国标准信息交换码,它共有128个代码，可以表示大、小写英文字母、十进制数、标点符号、运算符号、控制符号等，普遍用于计算机的键盘指令输入和数据等,1.5 二值逻辑变量与基本逻辑运算 Binary logic variables and basic log

20、ic operation,逻辑运算: 当0和1表示逻辑状态时，两个二进制数码按照某种特定的因果关系进行的运算。 逻辑运算使用的数学工具是逻辑代数,逻辑运算的描述方式:逻辑代数表达式、真值表、逻辑图、卡诺图、波形图和硬件描述语言（HDL) 等,逻辑代数与普通代数:与普通代数不同,逻辑代数中的变量只有0和1两个可取值，它们分别用来表示完全两个对立的逻辑状态,在逻辑代数中，有与、或、非三种基本的逻辑运算,与运算,1)与逻辑:只有当决定某一事件的条件全部具备时，这一事件才会发生。这种因果关系称为与逻辑关系,与逻辑举例,逻辑表达式,与逻辑：L = A = AB,与运算,或运算,只要在决定某一事件的各种条

21、件中，有一个或几个条件具备时，这一事件就会发生。这种因果关系称为或逻辑关系,或逻辑举例,逻辑表达式,或逻辑：L = A,或运算,3.非运算,事件发生的条件具备时，事件不会发生；事件发生的条件不具备时，事件发生。这种因果关系称为非逻辑关系,非逻辑符号,逻辑表达式,3.非运算,4. 几种常用复合逻辑运算,1)与非运算,2)或非运算,3 )异或逻辑,若两个输入变量的值相异，输出为1，否则为0,4 )同或运算,若两个输入变量的值相同，输出为1，否则为0,同或逻辑表达式,1.6逻辑函数的建立及其表示方法,楼道灯开关示意图,1. 真值表表示,逻辑抽象，列出真值表,2、逻辑函数表达式表示,逻辑表达式是用与、

22、或、非等运算组合起来，表示逻辑函数与逻辑变量之间关系的逻辑代数式,例：已知某逻辑函数的真值表，试写出对应的逻辑函数表达式,用与、或、非等逻辑符号表示逻辑函数中各变量之间的逻辑关系所得到的图形称为逻辑图,3. 逻辑图表示方法,将逻辑函数式中所有的与、或、非运算符号用相应的逻辑符号 代替，并按照逻辑运算的先后次序将这些逻辑符号连接起来， 就得到图电路所对应的逻辑图,4. 波形图表示方法,用输入端在不同逻辑信号作用下所对应的输出信号的波形图， 表示电路的逻辑关系,波形对吗,小 结 brief summary,用0和1可以组成二进制数表示是数量的大小，也可以表示对立的两种逻辑状态。数字系统中常用二进制

23、数来表示数值。 在微处理器、计算机和数据通信中，采用十六进制。任意一种格式的数可以在十六进制、二进制和十进制之间相互转换。 二进制数有加、减、乘、除四种运算，加法是各种运算的基础。特殊二进制码常用来表示十进制数。如8421码、2421码、5421码、余三码、余三码循环码、格雷码等。 与、或、非是逻辑运算中的三种基本运算。数字逻辑是计算机的基础。逻辑函数的描述方法有真值表、逻辑函数表达式、逻辑图、波形图和卡诺图等,理解：常用术语或定义：如二值数字逻辑、逻辑电平、脉冲波形和数字波形等； 掌握：二进制、十六进制、十进制等不同进制之间的关系及相互转化规律；数字系统中常用的几种BCD码(8421码、24

24、21码和余3码)及可靠性编码，如格雷码等； 初步建立概念：逻辑变量与逻辑函数和与、或、非三种基本逻辑运算，掌握逻辑问题的描述方法，为后续各章打下基础。 作业：1.1.2,1.2.2（3）,1.2.6（1）,1.4.1（3）,1.4.2 （3）P33思考题：1.5.1，1.5.2,本章要求,2 .逻辑代数 Logic Algebra,2.1 逻辑代数 2.2 逻辑函数的卡诺图化简法,教学基本要求,1、熟悉逻辑代数常用基本定律、恒等式 和规则,2、掌握逻辑代数的变换和卡诺图化简法,2.1.1 逻辑代数的基本定律和恒等式,2.1 逻辑代数 Logic Algebra,2.1.3 逻辑函数的变换及代数

25、化简法,2.1.2 逻辑代数的基本规则,2.1 逻辑代数,逻辑代数又称布尔代数。它是分析和设计现代数字逻辑电路不可缺少的数学工具。逻辑代数有一系列的定律、定理和规则，用于对数学表达式进行处理，以完成对逻辑电路的化简、变换、分析和设计,逻辑关系指的是事件产生的条件和结果之间的因果关系。在数字电路中往往是将事情的条件作为输入信号，而结果用输出信号表示。条件和结果的两种对立状态分别用逻辑“1” 和“0”表示,1、基本公式,2.1.1逻辑代数的基本定律和恒等式,吸收律,摩根定理,2、基本公式的证明,列出等式、右边的函数值的真值表,真值表证明法,2.1.2 逻辑代数的基本规则,代入规则,在包含变量A逻辑

26、等式中，如果用另一个函数式代入式中所有A的位置，则等式仍然成立。这一规则称为代入规则,例：B (A + C) = BA+BC,用A + D代替A，得,B (A +D) +C = B(A +D) + BC = BA + BD + BC,代入规则可以扩展所有基本公式或定律的应用范围,对于任意一个逻辑表达式L，若将其中所有的与（ ）换成或（+），或（+）换成与（）；原变量换为反变量，反变量换为原变量；将1换成0，0换成1；则得到的结果就是原函数的反函数。 注意：遵守“先括号、然后乘、最后加”运算优先次序。不属于单个变量上的反号应保留不变,2. 反演规则,解：按照反演规则，得,例：已知Y=A(B+C)

27、+CD,求Y Y= （A + B C）（C +D,对于任何逻辑函数式，若将其中的与（ ）换成或（+），或（+）换成与（）；并将1换成0，0换成1；那么，所得的新的函数式就是L的对偶式，记作,例: 逻辑函数 的对偶式为,3. 对偶规则,当某个逻辑恒等式成立时，则该恒等式两侧的对偶式也相等。 这就是对偶规则。利用对偶规则，可从已知公式中得到更多的 运算公式,或-与”表达式,与非-与非”表达式,与-或-非”表达式,或非或非” 表达式,与-或” 表达式,2.1.3 逻辑函数的代数法化简,1、逻辑函数的最简与-或表达式,在若干个逻辑关系相同的与-或表达式中，将其中包含的与项数 最少，且每个与项中变量数最

28、少的表达式称为最简与-或表达式,2、逻辑函数的化简方法,化简的主要方法： 公式法（代数法） 图解法（卡诺图法,代数化简法： 运用逻辑代数的基本定律和恒等式进行化简的方法,并项法,吸收法,A + AB = A,消去法,配项法,例2.1.7 已知逻辑函数表达式为,要求：（1）最简的与-或逻辑函数表达式，并画出相应的逻辑图； （2）仅用与非门画出最简表达式的逻辑图。 解,解,hw: 2.1.1(3)， 2.1.4(1,4,5) 2.1.5(2)， 2.1.6,典型例题,解 在分析时，一般首先对长非号下面的表达式化简，然后再对整个表达式化简。如,解 对于这种题型，首先对每个括号内的表达式化简，然后再归

29、纳到整个表达式中去进行化简。如：第2个括号内表达式: 第3个括号内表达式,2.2 逻辑函数的卡诺图化简法Karnaugh map clear measure of Logic Algebra,2.2.2 逻辑函数的最小项表达式,2.2.1 最小项的定义及性质,2.2.4 用卡诺图化简逻辑函数,2.2.3 用卡诺图表示逻辑函数,1.逻辑代数与普通代数的公式易混淆，化简过程要求对所有公式熟练掌握； 2.代数法化简无一套完善的方法可循，它依赖于人的经验和灵活性； 3.用这种化简方法技巧强，较难掌握。特别是对代数化简后得到的逻辑表达式是否是最简式判断有一定困难。 卡诺图法可以比较简便地得到最简的逻辑表

30、达式,代数法化简在使用中遇到的困难,n个变量X1, X2, , Xn的最小项是n个因子的乘积，每个变量 都以它的原变量或非变量的形式在乘积项中出现，且仅出 现一次。一般n个变量的最小项应有2n个,1. 最小项的意义,2.2 .1 最小项的定义及其性质 Definition and characteristics of minister,对于变量的任一组取值，全体最小项之和为1,对于任意一个最小项，只有一组变量取值使得它的值为1,对于变量的任一组取值，任意两个最小项的乘积为0,三个变量的所有最小项的真值表,2、最小项的性质,3、最小项的编号,三个变量的所有最小项的真值表,m0,m1,m2,m3,

31、m4,m5,m6,m7,最小项的表示：通常用mi表示最小项，m 表示最小项,下标i为最小项号,2.2.2 逻辑函数的最小项表达式,为“与或”逻辑表达式； 在“与或”式中的每个乘积项都是最小项,逻辑函数的最小项表达式,例2 将,化成最小项表达式,a.去掉非号,b.去括号,2.2.3 用卡诺图表示逻辑函数,1、卡诺图的引出,卡诺图：将n变量的全部最小项都用小方块表示，并使具有逻辑相邻的最小项在几何位置上也相邻地排列起来，这样,所得到的图形叫n变量的卡诺图,逻辑相邻的最小项：如果两个最小项只有一个变量互为反变量，那么，就称这两个最小项在逻辑上相邻,1,0,1,0,0,1,00,01,11,10,三变

32、量卡诺图,四变量卡诺图,两变量卡诺图,2、卡诺图的特点:各小方格对应于各变量不同的组合，而且上下 左右在几何上相邻的方格内只有一个因子有差别，这个重要特 点成为卡诺图化简逻辑函数的主要依据,3. 已知逻辑函数画卡诺图,当逻辑函数为最小项表达式时，在卡诺图中找出和表达式中 最小项对应的小方格填上1，其余的小方格填上0（有时也可 用空格表示），就可以得到相应的卡诺图。任何逻辑函数都 等于其卡诺图中为1的方格所对应的最小项之和,例2 画出下式的卡诺图,2. 填写卡诺图,2.2.4 用卡诺图化简逻辑函数,1、化简的依据,2、化简的步骤,用卡诺图化简逻辑函数的步骤如下,4) 将所有包围圈对应的乘积项相加

33、,1) 将逻辑函数写成最小项表达式(或列出逻辑函数真值表,2) 按最小项表达式填卡诺图，凡式中包含了的最小项， 其对应方格填1，其余方格填0,3) 合并最小项，即将相邻的1方格圈成一组(包围圈)，每一组含2n个方格，对应每个包围圈写成一个新的乘积项,画包围圈时应遵循的原则,可以重画，不能漏画，圈数要少，圈面要大，每圈必有一个新1格,例 :用卡诺图法化简下列逻辑函数,2）画包围圈合并最小项，得最简与-或表达式,解：(1) 由L 画出卡诺图,0，2，5，7，8，10，13，15,例: 用卡诺图化简,圈0,圈1,2.2.5 含无关项的逻辑函数及其化简,1、什么叫无关项,在真值表内对应于变量的某些取值

34、下，函数的值可以是任意的， 或者这些变量的取值根本不会出现，这些变量取值所对应的最 小项称为无关项或任意项,在含有无关项逻辑函数的卡诺图化简中，它的值可以取0或取1， 具体取什么值，可以根据使函数尽量得到简化而定,例: 要求设计一个逻辑电路，能够判断一位十进制数是奇数还是偶数，当十进制数为奇数时，电路输出为1，当十进制数为偶数时，电路输出为0,解: (1)列出真值表,2)画出卡诺图,3) 卡诺图化简,hw:2.2.1(2),2.2.3(2,5,7),2.2.4,画圈应注意的几个问题,1”格允许被一个以上的圈所包围，这是因为A+A=A； “1”格不能漏画，否则简化后的逻辑表达式与原式不相等； 圈

35、的个数要尽量少，因为一个圈与一个“与”项相对应，圈数越少，表达式中的“与”项就越少； 圈的面积越大越好，但必为2i个方块。因为圈越大，消去的变量就越多； 每个圈至少包含一个新的“1”格，否则这个圈是多余的。 “可以重画，不能漏画，圈数要少，圈面要大，每圈必有一个新1格,3.3 MOS开关及其等效电路,MOS管工作在可变电阻区，输出低电平,MOS管截止， 输出高电平,当I VT,当I VT,MOS管相当于一个由vGS控制的 无触点开关,MOS管工作在可变电阻区， 相当于开关“闭合”， 输出为低电平,MOS管截止， 相当于开关“断开” 输出为高电平,当输入为低电平时,当输入为高电平时,3.3.1

36、CMOS 反相器,1.工作原理,vi,vGSN,vGSP,TN,TP,vO,0 V,0V,10V,截止,导通,10 V,10 V,10V,0V,导通,截止,0 V,VTN = 2 V,VTP = - 2 V,逻辑图,逻辑表达式,P沟道MOS管输出特性曲线坐标变换,输入高电平时的工作情况,输入低电平时的工作情况,作图分析,2. 电压传输特性和电流传输特性,VTN,电压传输特性,3. CMOS反相器的工作速度,在由于电路具有互补对称的性质，它的开通时间与关闭时间是相等的。平均延迟时间：10 ns,带电容负载,与非门,1.CMOS 与非门,a)电路结构,b)工作原理,VTN = 2 V,VTP =

37、- 2 V,N输入的与非门的电路,输入端增加有什么问题,3.3.2 CMOS 逻辑门,或非门,2.CMOS 或非门,VTN = 2 V,VTP = - 2 V,N输入的或非门的电路的结构,输入端增加有什么问题,3. 异或门电路,AB,4.输入保护电路和缓冲电路,采用缓冲电路能统一参数，使不同内部逻辑集成逻辑门电路具有相同的输入和输出特性,1）输入端保护电路,1) 0 vI VDD + vDF,2) vI VDD + vDF,二极管导通电压：vDF,3) vI - vDF,当输入电压不在正常电压范围时,二极管导通，限制了电容两端电压的增加,保护了输入电路,D1、D2截止,D1导通, D2截止,v

38、G = VDD + vDF,D2导通, D1截止,vG = - vDF,RS和MOS管的栅极电容组成积分网络，使输入信号的过冲电压延迟且衰减后到栅极,D2 -分布式二极管(iD大,2）CMOS逻辑门的缓冲电路,输入、输出端加了反相器作为缓冲电路，所以电路的逻辑功能也发生了变化。增加了缓冲器后的逻辑功能为与非功能,1.CMOS漏极开路门,1.）CMOS漏极开路门的提出,输出短接，在一定情况下会产生低阻通路，大电流有可能导致器件的损毁，并且无法确定输出是高电平还是低电平,3.3.3 CMOS漏极开路（OD）门和三态输出门电路,0,1,2）漏极开路门的结构与逻辑符号,c) 可以实现线与功能,电路,逻

39、辑符号,b)与非逻辑不变,漏极开路门输出连接,a)工作时必须外接电源和电阻,3) 上拉电阻对OD门动态性能的影响,Rp的值愈小，负载电容的充电时间常数亦愈小，因而开关速度愈快。但功耗大,且可能使输出电流超过允许的最大值IOL(max）,电路带电容负载,Rp的值大，可保证输出电流不能超过允许的最大值IOL(max）、功耗小。但负载电容的充电时间常数亦愈大，开关速度因而愈慢,最不利的情况： 只有一个 OD门导通,为保证低电平输出OD门的输出电流不能超过允许的最大值 IOL(max)且VO=VOL(max） ，RP不能太小,当VO=VOL,IIL（total,当VO=VOH,为使得高电平不低于规定的

40、VIH的最小值，则Rp的选择不能过大。Rp的最大值Rp(max),2.三态(TSL)输出门电路,1,0,0,1,1,截止,导通,1,0,0,截止,导通,0,1,0,截止,截止,X,1,逻辑功能：高电平有效的同相逻辑门,0,1,3.3.4 CMOS传输门(双向模拟开关,1. CMOS传输门电路,电路,逻辑符号,2、CMOS传输门电路的工作原理,设TP:|VTP|=2V， TN:VTN=2 V I的变化范围为5V到+5V,5V,5V,5V到+5V,GSN VTN, TN截止,GSP=5V (-5V到+5V)=(10到0)V,开关断开，不能转送信号,GSN= -5V (5V到+5V)=(0到-10)

41、V,GSP0, TP截止,5V,5V,GSP= 5V (3V+5V) =2V 10V,GSN=5V (5V+3V)=(102)V,b、I=3V5V,GSNVTN, TN导通,a、I=5V3V,TN导通，TP导通,C、I=3V3V,传输门组成的数据选择器,C=0,上边的TG导通, 下边的TG断开 L=X,下边的TG导通, 上边的TG断开 L=Y,C=1,传输门的应用,CMOS逻辑集成器件发展使它的技术参数从总体上来说已经达到或者超过TTL器件的水平。CMOS器件的功耗低、扇出数大，噪声容限大，静态功耗小，动态功耗随频率的增加而增加,3.3.5 CMOS逻辑门电路的技术参数,CMOS门电路各系列的

42、性能比较,CMOS与TTL传输特性 的异同,CMOS门的阈值电压：VT=1/2VDD,TTL门的VT一般在1.01.4V CMOS门输出高电平为VDD,即VOH=VDD , 输出低电平VOL=0V. 在VO=VOH时，随向外拉的电流增加，VOH值下降；而在VO=VOL时，随灌入的电流增加，VOL值上升。所不同的是，VOH的下降和VOL的上升，对TTL电路来讲基本是线性，对CMOS门电路而言则为非线性的,特点:功耗低、速度快、驱动力强,3.3.6 BiCMOS门电路,I为高电平,MN、M1和T2导通，MP、M2和T1 截止，输出O为低电平,工作原理,M1的导通, 迅速拉走T1的基区存储电荷; M

43、2截止, MN的输出电流全部作为T2管的驱动电流, M1 、 M2加快输出状态的转换,I为低电平,MP、M2和T1导通，MN、M1和T2 截止，输出O为高电平,T2基区的存储电荷通过M2而消散,M1 、 M2加快输出状态的转换电路的开关速度可得到改善,M1截止，MP的输出 电流全部作为T1的驱动电流,BiCMOS 门电路(BiCMOS gate circuit,它兼有CMOS电路的低功耗和双极型电路低输出内阻的优点。 图是Bi-CMOS反相器的两种电路结构型式。图(a) 中两个双极型输出管的基极接有下拉电阻。当VI=VIH时，MN和T2导通，MP和T1截止，输出为低电平VOL。当VI=VIL时

44、，MP和T1导通而MN和T2截止，输出为高电平VOH 。为了加快T1和T2的截止过程，要求R1和R2的阻值尽量小，而为了降低功耗要求R1和R2的阻值应尽量大，两者显然是矛盾的。为此，目前的Bi-CMOS反相器多半采用图(b)所示的电路结构，以M1和M2取代图(a)中的R1和R2，形成有源下拉式结构。当VI=VIH时，M1、MN和T2导通，MP、M2和T1截止，输出为低电平VOL。当VI=VIL时，MP、M2和T1导通，M1、MN和T2截止，输出为高电平VOH。由于T1和T2 的导通内阻很小，所以负载电容CL的充、放电时间很短，从而有效地减小了电路的传输延迟时间,hw: 3.1.4 （a.b）

45、、 3.1.5、 3.1.10、（1.2.3,NMOS逻辑门电路 (NMOS Logic gate circuit,NMOS逻辑门电路是全部由N沟道MOSFET构成。由于这种器件具有较小的几何尺寸，适合于制造大规模集成电路。此外，由于NMOS集成电路的结构简单，易于使用CAD技术进行设计。与CMOS电路类似，NMOS电路中不使用难于制造的电阻。 NMOS反相器是整个NMOS逻辑门电路的基本构件，它的工作管常用增强型器件，而负载管可以是增强型也可以是耗尽型。现以增强型器件作为负载管的NMOS反相器为例来说明它的工作原理。 1.NMOS反相器 T1为工作管（开关管），T2为负载管 , T2总处于导

46、通 工作原理： 当输入VI为高电压(超过管子的开启电压VT)时，T1导通，输出VO为低电压。输出低电压的值，由T1、T2两管导通时所呈现的电阻值之比决定。通常跨导gm1gm2，以保证输出低电压值在+1V左右。 当输入VI为低电压 (低于管子的开启电压VT)时，T1截止，输出VO为高电压。（因2管总是处于导通状态,输出高电压值约为VDD-VT,2.NMOS或非门电路,电路:在NMOS反相器的基础上，可以制成图为NMOS或非门电路。 工作原理:输入A、B中，任一个为高电平，与它对应的NMOS导通，输出为低电平；仅当A、B全为低电平时，所有工作管都截止，输出才为高电平。可见电路具有或非功能，即L=

47、A+B 电路特点：或非门的工作管都是并联的，增加管子的个数，输出低电平基本稳定，在设计电路设计中较为方便，因而NMOS门电路是以或非门为基础的,CMOS门特点,1.优点 功耗低：低静态功耗仅为510-3mW，动态功耗因工作时伴有分布电容的充放电而有所提高. 抗干扰能力强：由于CMOS门逻辑电压摆幅大(74HCXX为05 V，CD40XX系列为015V)，所以抗干扰能力强. .带同类门的负载能力强：因为CMOS门工作时不需要输入电流，前级门与后级门无电流的联系，所以从理论上说，一个门带同类负载门的个数是无限制的，但实际上考虑到分布电容充放电的影响，No也应小于50个. 2.缺点 缺点是易损坏。由

48、于MOS管绝缘栅薄且输入阻抗高，易被干扰电荷移动所造成的高压击穿。所以使用时要小心谨慎，主要注意两点： 电源电压不能超过手册所规定的值； 未使用的输入端绝对不能悬空，应按逻辑功能的需要接至电源或地线，否则不是损坏器件就是工作不正常,例) 用增强型NMOS管构成的电路如图(a)所示。试写出F的逻辑式,解: 解题时首先要分清哪些管子是负载管，哪些管子是开关管，只有在一个负载管的源极与开关管的漏极连接节点上才能输出倒相的逻辑函数。该题电路图中只有T1是负载管，其余的都是开关管。在开关管中再看哪些是串接的，哪些是并接的。对于相互串接的开关管，它们栅极上所加的变量互为与逻辑；对于相互并接的开关管，它们栅

49、极上所加的变量互为或逻辑。根据以上分析原则，可得函数F为 F A(AC+B) +AD,A:3路：AC串联与B并联(AC+B),再与A串(AC+B) A；AD串联（AD）;最后，反向输出,3.3 MOS开关及其等效电路,MOS管工作在可变电阻区，输出低电平,MOS管截止， 输出高电平,当I VT,当I VT,MOS管相当于一个由vGS控制的 无触点开关,MOS管工作在可变电阻区， 相当于开关“闭合”， 输出为低电平,MOS管截止， 相当于开关“断开” 输出为高电平,当输入为低电平时,当输入为高电平时,3.3.1 CMOS 反相器,1.工作原理,vi,vGSN,vGSP,TN,TP,vO,0 V,

50、0V,10V,截止,导通,10 V,10 V,10V,0V,导通,截止,0 V,VTN = 2 V,VTP = - 2 V,逻辑图,逻辑表达式,P沟道MOS管输出特性曲线坐标变换,输入高电平时的工作情况,输入低电平时的工作情况,作图分析,2. 电压传输特性和电流传输特性,VTN,电压传输特性,3. CMOS反相器的工作速度,在由于电路具有互补对称的性质，它的开通时间与关闭时间是相等的。平均延迟时间：10 ns,带电容负载,与非门,1.CMOS 与非门,a)电路结构,b)工作原理,VTN = 2 V,VTP = - 2 V,N输入的与非门的电路,输入端增加有什么问题,3.3.2 CMOS 逻辑门

51、,或非门,2.CMOS 或非门,VTN = 2 V,VTP = - 2 V,N输入的或非门的电路的结构,输入端增加有什么问题,3. 异或门电路,AB,4.输入保护电路和缓冲电路,采用缓冲电路能统一参数，使不同内部逻辑集成逻辑门电路具有相同的输入和输出特性,1）输入端保护电路,1) 0 vI VDD + vDF,2) vI VDD + vDF,二极管导通电压：vDF,3) vI - vDF,当输入电压不在正常电压范围时,二极管导通，限制了电容两端电压的增加,保护了输入电路,D1、D2截止,D1导通, D2截止,vG = VDD + vDF,D2导通, D1截止,vG = - vDF,RS和MOS

52、管的栅极电容组成积分网络，使输入信号的过冲电压延迟且衰减后到栅极,D2 -分布式二极管(iD大,2）CMOS逻辑门的缓冲电路,输入、输出端加了反相器作为缓冲电路，所以电路的逻辑功能也发生了变化。增加了缓冲器后的逻辑功能为与非功能,1.CMOS漏极开路门,1.）CMOS漏极开路门的提出,输出短接，在一定情况下会产生低阻通路，大电流有可能导致器件的损毁，并且无法确定输出是高电平还是低电平,3.3.3 CMOS漏极开路（OD）门和三态输出门电路,0,1,2）漏极开路门的结构与逻辑符号,c) 可以实现线与功能,电路,逻辑符号,b)与非逻辑不变,漏极开路门输出连接,a)工作时必须外接电源和电阻,3) 上

53、拉电阻对OD门动态性能的影响,Rp的值愈小，负载电容的充电时间常数亦愈小，因而开关速度愈快。但功耗大,且可能使输出电流超过允许的最大值IOL(max）,电路带电容负载,Rp的值大，可保证输出电流不能超过允许的最大值IOL(max）、功耗小。但负载电容的充电时间常数亦愈大，开关速度因而愈慢,最不利的情况： 只有一个 OD门导通,为保证低电平输出OD门的输出电流不能超过允许的最大值 IOL(max)且VO=VOL(max） ，RP不能太小,当VO=VOL,IIL（total,当VO=VOH,为使得高电平不低于规定的VIH的最小值，则Rp的选择不能过大。Rp的最大值Rp(max),2.三态(TSL)

54、输出门电路,1,0,0,1,1,截止,导通,1,0,0,截止,导通,0,1,0,截止,截止,X,1,逻辑功能：高电平有效的同相逻辑门,0,1,3.3.4 CMOS传输门(双向模拟开关,1. CMOS传输门电路,电路,逻辑符号,2、CMOS传输门电路的工作原理,设TP:|VTP|=2V， TN:VTN=2 V I的变化范围为5V到+5V,5V,5V,5V到+5V,GSN VTN, TN截止,GSP=5V (-5V到+5V)=(10到0)V,开关断开，不能转送信号,GSN= -5V (5V到+5V)=(0到-10)V,GSP0, TP截止,5V,5V,GSP= 5V (3V+5V) =2V 10V

55、,GSN=5V (5V+3V)=(102)V,b、I=3V5V,GSNVTN, TN导通,a、I=5V3V,TN导通，TP导通,C、I=3V3V,传输门组成的数据选择器,C=0,上边的TG导通, 下边的TG断开 L=X,下边的TG导通, 上边的TG断开 L=Y,C=1,传输门的应用,CMOS逻辑集成器件发展使它的技术参数从总体上来说已经达到或者超过TTL器件的水平。CMOS器件的功耗低、扇出数大，噪声容限大，静态功耗小，动态功耗随频率的增加而增加,3.3.5 CMOS逻辑门电路的技术参数,CMOS门电路各系列的性能比较,CMOS与TTL传输特性 的异同,CMOS门的阈值电压：VT=1/2VDD

56、,TTL门的VT一般在1.01.4V CMOS门输出高电平为VDD,即VOH=VDD , 输出低电平VOL=0V. 在VO=VOH时，随向外拉的电流增加，VOH值下降；而在VO=VOL时，随灌入的电流增加，VOL值上升。所不同的是，VOH的下降和VOL的上升，对TTL电路来讲基本是线性，对CMOS门电路而言则为非线性的,特点:功耗低、速度快、驱动力强,3.3.6 BiCMOS门电路,I为高电平,MN、M1和T2导通，MP、M2和T1 截止，输出O为低电平,工作原理,M1的导通, 迅速拉走T1的基区存储电荷; M2截止, MN的输出电流全部作为T2管的驱动电流, M1 、 M2加快输出状态的转换

57、,I为低电平,MP、M2和T1导通，MN、M1和T2 截止，输出O为高电平,T2基区的存储电荷通过M2而消散,M1 、 M2加快输出状态的转换电路的开关速度可得到改善,M1截止，MP的输出 电流全部作为T1的驱动电流,BiCMOS 门电路(BiCMOS gate circuit,它兼有CMOS电路的低功耗和双极型电路低输出内阻的优点。 图是Bi-CMOS反相器的两种电路结构型式。图(a) 中两个双极型输出管的基极接有下拉电阻。当VI=VIH时，MN和T2导通，MP和T1截止，输出为低电平VOL。当VI=VIL时，MP和T1导通而MN和T2截止，输出为高电平VOH 。为了加快T1和T2的截止过程

58、，要求R1和R2的阻值尽量小，而为了降低功耗要求R1和R2的阻值应尽量大，两者显然是矛盾的。为此，目前的Bi-CMOS反相器多半采用图(b)所示的电路结构，以M1和M2取代图(a)中的R1和R2，形成有源下拉式结构。当VI=VIH时，M1、MN和T2导通，MP、M2和T1截止，输出为低电平VOL。当VI=VIL时，MP、M2和T1导通，M1、MN和T2截止，输出为高电平VOH。由于T1和T2 的导通内阻很小，所以负载电容CL的充、放电时间很短，从而有效地减小了电路的传输延迟时间,hw: 3.1.4 （a.b） 、 3.1.5、 3.1.10、（1.2.3,NMOS逻辑门电路 (NMOS Log

59、ic gate circuit,NMOS逻辑门电路是全部由N沟道MOSFET构成。由于这种器件具有较小的几何尺寸，适合于制造大规模集成电路。此外，由于NMOS集成电路的结构简单，易于使用CAD技术进行设计。与CMOS电路类似，NMOS电路中不使用难于制造的电阻。 NMOS反相器是整个NMOS逻辑门电路的基本构件，它的工作管常用增强型器件，而负载管可以是增强型也可以是耗尽型。现以增强型器件作为负载管的NMOS反相器为例来说明它的工作原理。 1.NMOS反相器 T1为工作管（开关管），T2为负载管 , T2总处于导通 工作原理： 当输入VI为高电压(超过管子的开启电压VT)时，T1导通，输出VO为低电压。输出低电压的值，由T1、T2两管导通时所呈现的电阻值之比决定。通常跨导gm1gm2，以保证输出低电压值在+1V左右。 当输入VI为低电压 (低于管子的开启电压VT)时，T1截止，输出VO为高电压。（因2管总是处于导通状态,输出高电压值约为VDD-VT,2.NMOS或非门电路,电路:在NMOS反相器的基础上，可以制成图为NMOS或非门电路。 工作原理:输入A、B中，任一个为高电平，与它对应的NMOS导通，输出为低电平；仅当A、B全为低电平时，所有工作管都截止，输出才为高电平。可见电路具有或非功能，即L= A+B 电路特点：或非门的工作管都是并联的，增加管子