数字时钟实验报告（10页）

1、数字时钟实验报告（10页）数字时钟实验报告（10页） 数电课程设计实验报告通信工程XX班XXX数字钟的设计与制作一、设计任务本次课程设计要求以中规模集成电路为主，利用所学知识，设计一个数字钟。通过本次课程设计，进一步加强数字电路综合应用能力， 掌握数字电路的设计技 巧，增强实践能力，以及熟练掌握数字钟的系统设计、组装、调试及故障排除的 方法。二、设计要求设计一台可以显示时、分、秒的数字钟。具有校时功能，可以对时、分秒单独校时。3EN11AMR11B1CCP11DEN22AMR22B2CVDD5VVs14.43k QR1C-KVCCRSTOUTDISTHRTRICONGND91041HZ1KHZ

2、VSSLIO3 -0102KHZ U3AORI560进制计数器秒或分的显示电路为60进制，以秒为例如图2，右边为秒个位，左边为秒 十位，秒个位的电路中置零引脚和时钟输入端CP1必须接地，这是因为 CMOS的引脚不能悬空，否则会影响实验结果，CP0接秒脉冲信号，考虑到秒个位计数到9的时候必须进位，所以在显示 0的同时输出一个进位信号，输出是 0000, 因此可以用一个或非门，当输出是 0000的时候提供一个进位信号至秒十位的时 钟输入端，秒十位另一个时钟输入端接地，当秒十位计数器计到5时，在输出为 0110时提供一个信号到秒十位计数器的置零端，使其实现0110000，即六十进制。102IO1 时

3、钟脉冲 图3 60进制计数器校准电路校准电路的工作过程如图5所示，正常工作情况下，J3断开，J1, J2闭合,秒脉冲进入计数器。当需要对秒进行校正时，闭合和断开J3知道需要的数字为止；需要对分校正时，J3处于闭合的情况下，断开J2,秒脉冲进入进入到 分计时，则分计数器快速计数，直到显示时间为所需要的数字为止，再闭合J2同理，可以对时进行校正。校准电路内部电路图如图6：U17A时钟脉冲秒进位分进位515253I103IO4106ccVU18AU24AU19AU20AU21AU25AU22AIO7L-qU17A时钟脉冲秒进位分进位515253I103IO4106ccVU18AU24AU19AU20

4、AU21AU25AU22AIO7L-q108IO90时个位分个位秒个位R2U23AR图5校准电路数字电子钟连线图vssI01X7555VCC901D ABCDEFGD Y Y Y Y Y Y Y VU7E I T S0 12 3L B L SAA AA VD ABCDEfGD Y Y Y YY YY VU38E I T S 0 12 3L B L SAA AA V2 34567 890Q QQ Q QQ QQ 6 3 制1 X毬 o 262842丫 丫丫丫 丫丫丫丫丫 丫丫 丫丫丫U36U37VCCU41U42R50Q1X5I01整点报时IO1IO110：I01vssI01X7555VCC90

5、1D ABCDEFGD Y Y Y Y Y Y Y VU7E I T S0 12 3L B L SAA AA VD ABCDEfGD Y Y Y YY YY VU38E I T S 0 12 3L B L SAA AA V2 34567 890Q QQ Q QQ QQ 6 3 制1 X毬 o 262842丫 丫丫丫 丫丫丫丫丫 丫丫 丫丫丫U36U37VCCU41U42R50Q1X5I01整点报时IO1IO110：I01102 I 03I 04I 05I 06I 07108109I010X6 I0610：10,1056（进制I08E I T S 0 12 3 L B L S A A A A10

6、3104105X2 I06I0760进制I08I01y y yy yy89E I T0 12 3 L B L A A A AE I T0 12 3 L B L A A A AE I T 0 12 3 L B L A A A AI01XLV1X1IO1 102103104分频电路I07I08I09X4I05丄亠zI06校时| VSS图7整机电路四、电路调试课程设计的起点在于仿真，在设计好基本电路图后，通过Multisim仿真电路， 在Multisim 中，执行Place/Hierachical Block命令，找到以存储的层次块，点打开即可出现在电路模板中，在在元件库中找出信号发生器数码显示器。

7、本次设计中先采用现成的信号发生器进行分步调试。为使各电路接线后能顺利工作， 对各个层次块可以先分别测试器功能。将信号发生器分别接入60进制和24进制 计数器层次块，其输出接数码管或示波器，看其是否完成电路功能。对其校准电路，只有当整机电路连接好以后，按校准电路所说的方式，看是否能起到时、分、 秒的校准。而整点报时电路必须先通过校时电路将时间调到 59分50秒，再启动 仿真，看其是否能报时5下，前4次是低音，到最后一次是咼音。本次实验各模 块节能完成其功能，接好整机电路后，能完成所需功能，故本次数字电子钟的设 计能满足设计要求。五、实验心得在本次课程设计中，其实最开始选择的软件并不是Multis

8、im，而是更为专业的Pspice，一是因为以前学模拟电路的时候自己用过一段时间，所以相对来 说会比较熟悉。，二是它仿真的结果非常精确。但是当设计好电路进行仿真时， 却出现了两个问题：首先是在进行数字电路仿真时，Pspice的优势并不是非常明显，它不像纯模拟电路仿真，可以做直流分析，交流分析，瞬态分析以及频率 响应等等，而它对数字电路只能进行瞬态分析；另外，在导原件库也存在麻烦（Deme版的没有网络抓取功能）。所以，尽管Pspice仿真的结果比较好，但考虑到使用的方便性，最终不得不放弃它而选用比较直观简单的Multisim。接下来通过一天左右的时间熟悉软件，在电路仿真时，我的思路是按照模块化的思

9、路 设计，将每个模块分别调试，然后将他们封装起来备用。这样在最后的总电路仿 真时，不必要将所有的组成元件都画出来， 而只需要将每个封装好的模块按照相 应的接口连接起来即可。这样在最后检查电路的时候比较方便， 而且电路图也比 较直观。但是说到这里，我不得不说几句 Multisum的“坏话”仿真结果不够准 确是它最大的弊病，一般的分立元件的电路仿真出来还比较靠谱，但一旦仿真如555振荡电路时，出来什么就很难说了，比如，我先计算好一个振荡输出频率（肯 定是正确的），当时按电路仿真出来的结果却差别很大 （几百赫兹），所以就得设 置它的各项仿真参数，如仿真步长，时间等等，并且不断调试，最后才能勉强符 合

10、要求。所以如果它能够有像 Pspice那样能够自适应设置最佳仿真参数的话， 就省去很多麻烦了。但是不管怎样，通过几天和它的“斗争”，我也的确学到了不少东西，至少能够独立的设计一个电路并进行测试分析，所以还是受益颇多的。通过这次的实验，Whe n you are old and grey and full of sleep,And no ddi ng by the fire, take dow n this book,And slowly read, and dream of the soft lookYour eyes had once, and of their shadows deep;H

11、ow many loved your mome nts of glad grace,And loved your beauty with love false or true,But one man loved the pilgrim soul in you,And loved the sorrows of your cha nging face;And bending dow n beside the glow ing bars,Murmur, a little sadly, how love fledAnd paced upon the mounta overheadAnd hid his

12、 face amid a crowd of stars.The furthest dista nee in the worldIs not betwee n life and deathBut whe n I sta nd in front of youYet you dont know thatI love you.The furthest dista nee in the worldIs not whe n I sta nd in front of youYet you cant see my loveBut whe n un doubtedly knowing the love from bothYet cannot be together.The furthest dista nee in the worldIs not being apart while being in loveBut whe n I pla inly cannot resist the year ningYet prete n