FPGA实现流水线结构的FFT处理器

1、FPGA实现流水线结构的FFT处理器 作者： 作者单位： 刊名： 英文刊名： 年，卷(期)： 被引用次数： 参考文献(6条) 朱冰莲， 刘学刚 重庆大学,通信工程学院,重庆, 重庆大学学报(自然科学版) JOURNAL OF CHONGQING UNIVERSITY(NATURAL SCIENCE EDITION) 2004，27(9) 11次 1.韩颖.王旭.吴嗣亮 FPGA实现高速加窗复数FFT处理器的研究期刊论文-北京理工大学学报 2003(03) 2.LIUJINMING.YING HUAIQIAO TheDominantFrequencyPositionsInfluenceonFFT

2、spectrumleakage 1996 3.郑星亮.程沽.魏任之 数字信号处理中的窗效应及窗函数的应用原则 1997(02) 4.潘文.钱俞寿.周鹗 基于加窗插值FFT的电力谐波测量理论()窗函数研究 1994(01) 5.程佩青 数字信号处理 2002 6.Pault.CAPOZZA ASingle-ChipNarrowBandFrequencyDomainExcisorforaGlobalPositioningSystemGPSReceiver 2000(03) 相似文献(10条) 1.学位论文 陆旦前 快速傅立叶变换（FFT）的FPGA实现 2007 随着数字电子技术的发展，数字信号处

3、理的理论和技术广泛的应用于通讯、语音处理、计算机和多媒体等领域。快速傅立叶变换(FFT)使离散傅立叶 变换的运算时间缩短了几个数量级，在数字信号处理领域被广泛应用。FFT已经成为现代信号处理的重要手段之一。 现场可编程门阵列(FPGA)是近年来迅速发展起来的新型可编程器件。随着它的不断应用和发展，也使电子设计的规模和集成度不断提高。同时基于 FPGA实现FFT的设计方法和思想被提出。本次设计的目的是快速傅立叶变换(FFT)的FPGA实现。 此文在分析了快速傅立叶算法的基础上，提出了一种频率抽取基4 FFT的FPGA设计方案，针对现有FFT的FPGA实现过程中蝶形运算需要频繁乘以多个 旋转因子提

4、出了改进方法，减少了旋转因子的乘法次数和存储空间，加快了蝶形运算的速度，设计的地址映射方法，无需运算即可得到所需数据的存放 地址，并结合采用乒乓结构和流水线方式，来提高快速傅立叶变换(FFT)FPGA实现的速度。描述了一片FPGA芯片内完成了整个FFT处理器的电路设计，经 过模块时序仿真和数据的验证及测试，达到工作在50MHz时钟频率的设计要求。最后对后续设计做了描述，并对用FPGA实现FFT做了展望。 2.期刊论文 谭磊.张朝阳.陈文正.TAN Lei.ZHANG Zhao-yang.CHEN Wen-zheng 高速定点快速傅立叶变换处理器的 设计与实现 -浙江大学学报（工学版）2005,

5、39(3) 针对宽带正交频分复用(OFDM)系统中高速数据处理的要求,提出了64点高速定点快速傅立叶变换(FFT)处理器在现场可编程门阵列(FPGA)中的设计与 实现方法.该方法采用了基于按频率抽取(DIF)Radix-4算法的3级流水线结构,每级将乘法器的旋转因子输入端固定为常数值,而不是作为变量从ROM中读取 ,流水寄存中间数据结果,使之处于稳态,并进行比特位截取定点操作.实验结果表明,该方法在保证运算精度和实现复杂度的同时,减少了ROM读取时间,提 高了处理器的数据时钟频率和处理速度,更好的满足了宽带OFDM系统高速数据收发处理的要求. 3.学位论文 陈媚媚 点数可配置的FFT处理芯片设

6、计研究 2009 快速傅立叶变换（FFT）是数字信号处理领域的核心算法之一，在现代数字信号处理的各个领域有着极为广泛的应用。随着宽带OFDM系统，ADSL系统 ，数字电视系统，雷达及声纳信号处理系统的快速发展，作为这些数字信号处理系统的关键模块之一的FFT处理器，愈发显得重要起来。目前，实现 FFT运算的硬件载体，主要有三种：数字信号处理器（DSP），现场可编程门阵列（FPGA）以及专用集成电路（ASIC）。由于很多领域都对FFT运算提出了 诸如高精度、高速度、高实时性及低功耗的要求，而在这三种硬件实现中只有ASIC能够满足这些要求，因此研制高点数、高速度、高精度的FFT专用处理 芯片具十分重

7、要的意义。 可配置高性能FFT处理芯片可以实现4，16，64，256，1024点数据的快速傅立叶变化。本文研究的可配置高性能FFT处理芯片是基于TSMC018m CMOS标准单元库的半定制ASIC设计，采用自顶向下，以关键模块为设计对象的设计方法，使用Verilog HDL，描述系统，在Modelsim、Design Compiler、PrimeTime和Astro等电子设计自动化（EDA）工具中完成。 在可配置高性能的设计要求下，本文在分析各种算法特点后，选取IEEE754单精度浮点数作为运算数据格式，采用时间抽取（DIT）基-4算法作为芯 片的实现算法，按照运算流图划分系统的模块，并对每个

8、模块进行功能定义。整个系统被划分为：蝶形运算单元、系统控制单元、运算数据存储 （RAM）与寻址单元、旋转因子存储（ROM）与寻址单元以及总线交换单元。其中，蝶形运算单元是系统的核心单元，采用了时序控制和流水线并行处理 相结合的结构。由于所采用的固定结构FFT算法流图，每级蝶形运算数据输入输出的位置不同，因此系统选用乒乓结构存储器组分别用于每级蝶形运算单 元输入输出数据的读和写，并通过寻址单元生成数据的存取地址。 在系统寄存器传输级（RTL）设计完成后，本文，首先，选用Aletra的DE2开发板作为FPGA验证平台对FFT处理芯片进行验证；接着，基于 TSMC018m CMOS标准单元库，完成了

9、处理器芯片的设计，包括逻辑综合、布局布线等。布线后网表的仿真结果表明本芯片完成1024点浮点复数FFT运 算需时174s。 本文通过对可配置高性能FFT处理芯片的探索研究，为实现更高性能的FFT处理器打下坚实的基础。 4.期刊论文 包达.罗立民.BAO Da.LUO Limin 基于可编程图形处理器的快速傅立叶变换 -生物医学工程研究 2008,27(2) 利用GPU通用计算技术,使用按时间抽选(DIT)算法,提出了一种在GPU上实现二维快速傅立叶变换(FFT)的方法.并对GPU与CPU在该实现中的差异和性能 进行了比较.实验结果表明:二维傅立叶变换在GPU上的实现效率明显高于在CPU上的实现

10、效率. 5.学位论文 张海南 基于FPGA的高性能32位浮点FFT IP核的开发 2008 快速傅立叶变换(FFT)作为时域与频域转换的基本工具，正被广泛应用于检测、通信、图像处理和多媒体等领域。而浮点FFT算法的FPGA实现正成为 新的研究热点，受到了广泛关注。 论文首先分析了多种FFT算法以及算法的硬件实现结构，并选择按时间抽选基-2算法作为本课题的目标算法，同时采用单蝶形顺序处理结构实现浮点 FFT处理器。随后，论文介绍了浮点乘法器和浮点加减法器的硬件结构设计。其中采用了高速定点乘法器、快速前导零检测逻辑等几种新技术，并使用了 流水线设计思想。在此基础上，论文介绍了FFT整体结构设计，包

11、括结构改进的蝶形运算单元、存储单元和地址发生单元等模块。 设计在FPGA硬件平台上进行了详细的测试分析。结果表明，系统实现了较高的运算精度，可稳定运行在50MHz的频率，完成一帧256点浮点复数数据 的FFT运算共需时约81.92s。相比通用DSP和单片机实现在性能方面具有一定的优势。 6.学位论文 王益群 OFDM系统中基于FPGA平台的FFT实现 2009 随着对正交频分复用(OFDM)处理速度和实时性的要求越来越高，高性能OFDM处理系统的设计显得尤为重要。OFDM实时处理处理系统大点数据的运算 量主要集中在距离向和方位向的压缩处理上，而其核心是实现匹配滤波的快速傅立叶变换(FFT)运算

12、。常用的处理方案是采用并行高速DSP来完成大点 FFT运算，但需要算法分解和复杂的控制，而且在点数上也有很大局限性。随着硬件技术的迅速发展，可编程器件FPGA已经成为比DSP更优越的压缩处理 方式，在体积、速度、灵活性等各种性能都优于DSP。 本设计基于新一代的FPGA平台，提出了一种高效可行的方案，设计出了高性能的FFT运算器。在FFT算法方面，对比各种快速算法，采用高效的基一 4DIT算法；在实现框架方面，采用级联流水线结构和优化设计的蝶形单元，并结合乒乓RAM，提高了运算的并行度，而且方便扩展，能适应不同长度的 FFT：在数据精度方面，设计了块浮点算法，在满足系统指标的基础上解决了速度和

13、精度的矛盾；在旋转因子方面，则采用了全新的CORDIC算法动态生成 的方法，解决了旋转因子查表法的不易扩展和资源占用大的问题。总之，本设计基于新硬件平台的丰富资源和FFT实现的优化方案，在实时性、精度和资 源占用上都达到了新的高度，并通过了功能验证，具有良好的应用前景。 7.期刊论文 董志.张羿猛.黄芝平.唐贵林.刘纯武.DONG Zhi.ZHANG Yimeng.HUANG Zhiping.TANG Guilin.LIU Chunwu 基于流水线的FFT快速计算方法与实现技术 -测试技术学报2009,23(5) 针对目前CDMA快速码捕获系统对捕获速度要求越来越高,在分析快速傅里叶算法理论的

14、基础上,结合FPGA(Field Programmable Gate Array)的独特硬 件结构,提出一种基于流水线的FFT(Fast Fourier Transform)快速实现方法,并对该方法进行了matlab仿真、ISE仿真和FPGA实验.研究结果证明:相比于 传统的FFT实现方法,在保证计算精度的基础上,该方法实现了FFT计算数据的连续输入与输出.减小了捕获时延,缩短了至少1/3的计算时间,在100 MHz时钟 时,完成4096点的FFT运算只需要42.05s,为高速信号处理系统提供了一种更好的时频转换方法. 8.学位论文 赵梅 高速64点FFT芯片设计技术研究 2007 快速傅立叶

15、变换(FFT)作为数字信号处理领域的核心算法之一，在现代数字信号处理的各个领域有着极为广泛的应用。随着宽带OFDM系统，ADSL调制 器，数字电视，雷达及声纳信号处理系统的应用发展，FFT处理器已经成为这些数字信号处理系统的关键模块之一，因此高性能专用FFT芯片的设计技术 具有重要研究价值。 本文首先介绍了基二FFT算法原理并分析了FFT算法各级蝶形变换中数据及旋转因子进行蝶形运算的组合规律。本文接下来介绍了原位存取FFT算法流 图及固定结构FFT算法流图的数据处理流程，分析比较了根据这两种FFT算法流图进行FFT处理器设计的不同结构特点。本文根据固定结构FFT算法流图的 数据处理流程对FFT

16、处理器进行了结构划分以及系统模块功能定义，并确定了本设计FFT处理器的组成结构以及工作方式。 本设计FFT处理器系统主要包含FFT运算控制器，数据存储器，地址生成单元，蝶形运算单元，I/O缓存以及I/O控制器等模块，这些模块分别用于 FFT变换中间数据的暂存与读写，数据的蝶形运算处理以及系统各模块工作状态的控制。由于固定结构FFT算法每级蝶形变换数据输入输出位置不同，因 此系统采用乒乓结构存储器分别用于每级蝶形变换蝶形运算单元数据的读写并通过一系列地址产生单元来生成数据的存取地址。蝶形运算单元包含多个 加减法及乘法运算，因此可以采用流水线结构实现。此外，本设计采用两个蝶形运算单元并行处理数据以

17、提高系统工作速度。系统通过FFT运算控制器及 IO控制器来控制系统各模块的协同工作。 在完成系统结构划分及模块功能定义后，设计采用Verilog HDL对系统各模块进行编码设计并通过仿真工具ModelSim对系统各模块的Verilog代码进 行功能仿真，并将本设计FFT处理器的Verilog代码的FFT运算处理结果与Matlab生成的运算结果进行对比验证。在证明系统功能正确后，设计对系统中部 分关键模块的Verilog代码进行初步的逻辑综合，并对综合的网表文件进行后仿真及初步布局布线，从而确保设计中各模块Verilog代码具有可综合性并 初步估计芯片的面积功耗，为系统各模块的进一步优化以及系统

18、的后端设计打下良好基础。 9.期刊论文 朱冰莲.孔杰.Zhu Binglian.Kong Jie 高效复数流水线蝶形单元的FPGA实现 -电子测量与仪器学报 2005,19(4) 在实时信号处理系统的设计中,要求用尽量少的硬件资源实现高速的FFT蝶形运算,本文介绍了一种高效复数流水线蝶形单元的FPGA实现,该方法充分 结合信号处理算法和EDA优化手段,从成本和速度两个方面折中考虑,在大大减少存储单元和提高速度的同时,不牺牲额外的硬件成本.其性能对于大点数 FFT运算有明显的优势. 10.学位论文 刘小明 超高速快速傅立叶变换的实现 2006 随着现代科技的发展，快速傅里叶变换(FFT)技术现已

19、成为数字信号处理强有力的工具，广泛地应用于雷达、声纳、通信等领城。FFT的实现手段主 要包括：通用计算机、通用数字信号处理芯片和FPGA。目前使用AD公司的DSP器件TS101在实现256点FFT变换时，其数据吞吐率为58MHz，使用Altera公司 的IP核实现相同点数的变换时，其数据吞吐率也只有337MHz。相对与现在某些雷达信号处理领域，对FFT变换上GHz吞吐率的要求来说，上述两种实现方 法显然不能满足要求。 在这种背景下，本课题采用现场可编程门阵列(FPGA)，设计实现了一种超高速FFT处理器。目前，使用FPGA实现FFT多采用基2和基4结构，随着 FPGA规模的不断扩大，使采用更高基数实现FFT变换成为可能。本课题就是采用Altera公司的Stratix芯片完成了基16-FFT处理器的设计。在设计实现 过程中，以基2-FFT搭建基16-FFT的运算核，合理安排时序，解决了碟形运算、数据传输和存储操作协调一致的问题。由于采用流水线工作方式，使整个 系统的数据交换和处理速度得以很大提高。本设计实现了4096点和256点的变换，两个内部运算时钟都可以达到100MHz以上，其中256点变换的数据吞吐 率高达1.36GH