硬件课程设计实验指导书(简洁

1、硬件课程设计实验指导书李军2012.6目录实验一 秒表设计实验二 数字钟设计实验三 数字电压表设计实验四 8位16进制频率计设计实验五 矩阵键盘控制接口设计附录 实验开发系统硬件介绍实验一 秒表设计一、实验说明：秒表的逻辑结构较简单，它主要由显示译码器、分频器、十进制计数器、报警器和6进制计数器组成。在整个秒表中最关键的是如何获得一个精确的100HZ计时脉冲，除此之外，整个秒表还需有一个启动信号和一个归零信号，以便秒表能随意停止及启动。秒共有6个输出显示，分别为百分之一秒、十分之一秒、秒、十秒、分、十分，所以共有6个计数器与之相对应，6个计数器的输出全都为BCD码输出，这样便于同显示译码器的连

2、接。当计时达60分钟后，蜂鸣器鸣响10声二、结构组成四个10进制计数器：用来分别对百分之一秒、十分之一秒、秒和分进行计数；两个6进制计数器：用来分别对十秒和十分进行计数；分频率器：用来产生100HZ计时脉冲；显示译码器：完成对显示的控制。三、硬件要求：1 主芯片EPF10K10LC84-4。2 6位八段扫描共阴级数码显示管。3 二个按键开关（归零，启动）。四、实验内容及步骤：1. 根据电路持点，可在教师指导下用层次设计概念。将此设计任务分成若干模块，规定每一模块的功能和各模块之间的接口。分别进行调试，然后再将各模块合起来联试。以加深层次化设计概念。2. 了解软件的元件管理深层含义，以及模块元件

3、之间的连接概念，对于不同目录下的同一设计，如何熔合。3. 适配划分前后的仿真内容有何不同概念，仿真信号对象有何不同，让学生有更深一步了解。熟悉了CPLD设计的调试过程中手段的多样化。4. 按适配划分后的管脚定位，同相关功能块硬件电路接口连线。5. 所有模块全用VHDL语言描述。6. 内部结构图如图50-1所示。五、实验连线：输入接口：1 代表归零，启动信号RESET、START的管脚分别连接按键开关。2 蜂鸣器鸣响信号SPEAKER接蜂鸣器的输入。3 代表计数时钟信号CLK的管脚同2.5MHZ时钟源相连。输出接口：代表扫描显示的驱动信号管脚SEL2，SEL1，SEL0和AG的连法请参考硬件相关

4、说明。图50-1 秒表内部结构示意图实验二 数字钟设计一、设计要求（数字钟的功能）1 具有时，分，秒，计数显示功能，以24小时循环计时。2 具有清零，调节小时、分钟功能。3 具有整点报时功能，整点报时的同时LED灯花样显示。 二、实验目的： 1掌握多位计数器相连的设计方法。 2掌握十进制，六进制，二十四进制计数器的设计方法。 3掌握多位共阴级扫描显示数码管的驱动，及编码。 4掌握扬声器的驱动。 5LED灯的花样显示。 6掌握EPLD技术的层次化设计方法。 三、硬件要求： 1主芯片EPF10K10LC84-4。 28个LED灯。 3扬声器。 48位八段扫描共阴级数码显示管。 5三个按键开关（清零

5、，调小时，调分钟）。四、实验原理：在同一EPLD芯片EPF10K10上集成了如下电路模块： 1时钟计数：秒60进制BCD码计数；分60进制BCDD码计数；时24进制BCDD码计数；同时整个计数器有清零，调分，调时功能。在接近整数时间能提供报时信号。2具有驱动8位八段共阴扫描数码管的片选驱动信号输出和八段字形译码输出。 3扬生器在整点时有报时驱动信号产生。4. LED灯按个人口味在整点时有花样显示信号产生。 五、实验内容及步骤：1.根据电路持点，可在教师指导下用层次设计概念。将此设计任务分成若干模块，规定每一模块的功能和各模块之间的接口。让几个学生分做和调试其中之一，然后再将各模块合起来联试。以

6、培养学生之间的合作精神，同时加深层次化设计概念。 2.了解软件的元件管理深层含义，以及模块元件之间的连接概念，对于不同目录下的同一设计，如何熔合。模块说明:各种进制的计数及时钟控制模块（10进制、6进制、24进制）;扫描分时显示,译码模块;彩灯,扬声器编码模块; 原理图示 六、实验连线：输入接口：1 代表清零，调时，调分信号RESET，SETHOUR，SETMIN的管脚分别连接按键开关。2 代表计数时钟信号CLK和扫描时钟信号CKDSP的管脚分别同1HZ时钟源和32HZ（或更高）时钟源相连。输出接口：1 代表扫描显示的驱动信号管脚SEL2，SEL1，SEL0接实验箱上的SEL0SEL2，AG接

7、八位数码管显示模块的AG。2 代表扬声器驱动信号的管脚SPEAK同扬声器驱动接口SPEAKER相连。3 代表到时花样LED灯显示的信号管脚LAMP0LAMP2同3个LED灯相连。4 代表到时LED灯闪烁提示的ENHOUR接LED灯。 七、实验报告让学生自己体会PLD整个设计的优点，以及用扫描电路实现显示功能的潜在好处。然后集体讨论，相互加深对PLD芯片的特点和PLD设计心得的交流。实验三 数字电压表设计一、 实验要求本实验中所要求设计的数字电压表为4位，由三大部分组成，每一部分又包含了若干子电路，将各电路组合起来，就构成了一个整体。1、A/D转换接口电路的设计，负责对ADC0809的控制。2、

8、编码转换电路设计，负责把从ADC0809数据总线中读出的电压转换成BCD码。3、输出七段显示电路的设计，负责将BCD码用7段显示器显示出来。硬件说明：本设计所需的硬件主要有：可变直流电平输出电路、ADC0809、七段显示器、EPF10K10LC84-4适配器。二、 实验内容1、 产生控制信号：对于ADC0809芯片的各种介绍请参阅其数据手册。芯片ADC0809的控制时序图如图52-3所示。实验仪器中ADC0809接口电路原理图如图52-1所示。图52-1 ADC0809接口电路原理图当CS 和WR同时为高电平时，ADC0809开始转换，当转换完成后，在INT脚输出高电平，等待读数据；当CS和R

9、D同时为电平时，通过数据总线D7.0从ADC0809是读出数据。图52-2 控制器控制信号时序图从图52-2我们可以将整个控制器分成4个步骤状态：S0、S1、S2、S3，第个状态的动作方式如下：l 状态S0：CS=1、WR=1、RD=0（由控制器发出信号要求ADC0809开始进行模/数信号的转换）。l 状态S1：CS=0、WR=0、RD=0（ADC0809进行转换动作，转换完毕后INT将低电位升至高电位）。l 状态S2：CS=1、WR=0、RD=1（由控制器发出信号以读取ADC0809的转换资料）。l 状态S3：CS=0、WR=0、RD=0（由控制器读取数据总线上的数字转换资料）。由上述的四个

10、状态可以归纳出整个控制器的动作功能有：l 负责在每个步骤送出所需的CS、WR、RD控制信号。l 在状态S1时，监控INT信号是否由低变高，如此以便了解转换动作结束与否。l 在状态S3，读取转换的数字资料。2、计算转换后的数字电压信号，最终以BCD码表示当参考电压（Vref）为2.56V时，模拟输入电压与输出电压的对应关系如表52-1所示。表52-1：模拟输入电压与输出电压的对应关系进制参考电压162高4位电压低4位电压000000.000.00100010.320.02200100.640.04300110.960.06401001.280.08501011.600.10601101.920.

11、12701112.240.14810002.560.16910012.880.18A10103.200.20B10113.520.22C11003.840.24D11014.160.26E11104.480.28F11114.800.30这样由ADC0809收到的信号是（76H），则对照表52-1时，高4位0111的电压为2.24V，而低4位0110是0.12V，所以最后的电压输出结果为2.24+0.12=2.36V。对于数据转换成BCD码，我们必须设计一个12位的BCD码加法器，如上述的2.24V的二进制表示为：0、0.12V是0，所以其相加结果为0，为2.36V。提示：在读取到转换数据后，

12、先用查表的指令算出高、低4位的两个电压值，并分别用12位的BCD码表示。接着设计12位的BCD码加法。相加从最低4位开始，且每4位相加结果超过10时需作进位动作。图52-3 芯片ADC0809的控制时序图控制引脚框图如图52-4所示。图52-4 AD控制器引脚图三、 实验连线时钟CLK接时钟模块输出，使频率为45MHZ左右；INT接ADC0809中断输出INT；D7.0接ADC0809数据输出D7.0；CS、RD、WR分别接ADC0809的控制输入CS、RD、WR；BCDOUT接12个发光二极管。实验四 8位16进制频率计设计(1) 实验目的：设计8位16进制频率计，学习较复杂的数字系统设计方

13、法。(2) 实验原理：根据频率的定义和频率测量的基本原理，测定信号的频率必须有一个脉宽为1秒的输入信号脉冲计数允许的信号；1秒计数结束后，计数值被锁入锁存器，计数器清0，为下一测频计数周期作好准备。测频控制信号可以由一个独立的发生器来产生，即图7-57中的FTCTRL。根据测频原理，测频控制时序可以如图7-56所示。设计要求是：FTCTRL的计数使能信号CNT_EN能产生一个1秒脉宽的周期信号，并对频率计中的32位二进制计数器COUNTER32B（图7-57）的ENABL使能端进行同步控制。当CNT_EN高电平时允许计数；低电平时停止计数，并保持其所计的脉冲数。在停止计数期间，首先需要一个锁存

14、信号LOAD的上跳沿将计数器在前1秒钟的计数值锁存进锁存器REG32B中，并由外部的16进制7段译码器译出，显示计数值。设置锁存器的好处是数据显示稳定，不会由于周期性的清0信号而不断闪烁。锁存信号后，必须有一清0信号RST_CNT对计数器进行清零，为下1秒的计数操作作准备。图7-56 频率计测频控制器FTCTRL测控时序图图7-57 频率计电路框图实验五 矩阵键盘控制接口设计一、 实验要求设计并实现一个48键盘接口控制器，含有时序产生电路、键盘扫描电路、弹跳消除电路、键盘译码电路、按键码存储电路、显示电路。要求：当按下某一键时，在数码管上显示该键对应的键值。二、 实验内容实验仪器中48矩阵键盘

15、的电路原理图如图50-1所示。图50-1 48矩阵键盘电路原理图扫描信号为BCOM8.1，在BCOM8.1前已接有一个3-8译码器，3-8译码器的输入为SEL0SEL3。当3-8译码器的输入为“000”时，即BCOM1为0，其他位为1，我们按下第一排第一键，此时KIN0输出0，KIN1KIN3输出全为1，按下第二排第二键时，KIN1输出0，其他输出1；当3-8译码器输入为001时，即BCOM2为0，我们按下第一排第二键，此时KIN0输出0，KIN1KIN3输出全为1，同理其他键依此类推。键盘上的每个按键就是一个开关，当某键被按下时，该按键的接点会呈现0状态，反之为1。扫描信号为SEL2.0进入

16、3-8译码器，再从译码器输出到键盘，所以第一次只能扫描一排，依此周而复始。按键位置与数码的关系如表50-1所示。若从KIN3.0输出的皆为1时，表示没有按键按下，代表该列没有按键被按下，则不进行按键编码的操作，反之，如果有被按下时，则应将KIN3.0读出的值送到译码电路进行编码。表50-1 按键位置与数码关系SEL2SEL0KIN3KIN0对应的按键00011100110161011LAST0111CTRL00111101110171011STEP0111EMPTY1010111021101REG1011C0111EMPTY2011111031101EXEC1011D0111EMPTY3100

17、1110MEM110181011E0111EMPTY41011110ESC110191011F0111SHIFT110111041101A1011NEXT0111NONE111111051101B1011ENTER0111NONE光靠矩阵键盘是无法正确地完成输入工作的，另外还需搭配以下几个电路模块：1、 时钟产生电路当一个系统中使用不同操作频率的脉冲波形时，最方便的方法就是利用一个自由计数器来产生各种频率。本电路中就使用三种不同频率的工作脉冲波形。它们分别是：系统时钟（它是系统内部所有时钟的提供者，频率最高）、弹跳消除取样信号、键盘扫描信号和七段显示器扫描信号。在很多的电路设计中，键盘扫描信号

18、和七段显示器扫描信号可以使用相同的时钟信号，本设计也采用此方法。具体做法：l 先建立一个N位的计数器，N的大小由电路的需求所定。N的值越大，分频的次数就越多，但所占用的空间也越大。l 若要得到一个脉冲波形信号，可以只取计数器中一个值，如使用CLK=Q(4)语句，其值变化为0-1-0-1-1。l 若要得到脉冲波形序列，可以取计数器中的几个值，如使用CLK=Q(4 DOWNTO 3)语句，其值变化为00-01-10-11-00-01。2、 键盘扫描电路扫描电路的作用是用来提供键盘扫描信号（表50-1中的SEL2SEL0）的电路，扫描信号的变化的顺序依次为000-001-010-011-100-10

19、1-110-111依次的周而复始。扫描时依序分别扫描八列按键，当扫描信号为000时，扫描0这一列按键每扫描一列按键，就检查一次是否有按键按下，如果这排有按键按下，就马上停止扫描，立即进行按键编码动作，存储键码，如果没有按键按下，则继续扫描下一列。3、 弹跳消除电路因为按键大多是机械式开关结构，在开关切换的瞬间会在接触点出现来回弹跳的现象，对于激活关闭一般电器并不会有何影响，但对于灵敏度较高的电路，却有可能产生误动作而出错。弹跳现象产生的原因可从图50-2说明。虽然只是按下按键一次然后放掉，然而实际产生的按键信号却不只跳动一次，经过取样的检查后将会造成误判，以为按键两次。按键信号抽样信号抽样结果

20、图50-2 弹跳现象产生错误的抽样结果如果调整抽样频率（如图50-3），可以发现弹跳现象获得了改善。按键信号抽样信号抽样结果图50-3 调整抽样频率后得到的抽样结果因此必须加上弹跳消除电路，避免误操作信号的发生。注意，弹跳消除电路所使用脉冲信号的频率必须比其它电路使用的脉冲信号的频率更高；通常将扫描电路或LED显示电路的工作频率定在24HZ左右，两者的工作频率是通常的4倍或更高。4、 键盘译码电路上述键盘中的按键可分为数字键和功能键。数字键主要用来输入数字，但从表50-2中发现，键盘所产生的输出KIN3KIN0无法拿来直接使用；另外不同的数字按键也担负不同的功能，因此必须由键盘译码电路来规划第

21、个按键的输出形式，以便执行相应的动作。有了表50-2，要写出键盘译码电路的VHDL程序就非常容易了，尤其针对有表可以对照的电路设计，只要使用CASE-WHEN或WHNE-ELSE语句，便可轻松完成设计。表50-2 键盘参数表SEL2SEL0KIN3KIN0对应的按键键盘译码输出按键功能0001110000000数字01101600100数字61011LAST10100功能键0111CTRL11000功能键0011110100001数字11101700111数字71011STEP10101功能键0111EMPTY111010扩展10101110200010数字21101REG10010功能键10

22、11C01100字母C0111EMPTY211011扩展20111110300011数字31101EXEC10011功能键1011D01101字母D0111EMPTY311100扩展31001110MEM10000功能键1101801000数字81011E01110字母E0111EMPTY411101扩展41011110ESC10001功能键1101901001数字91011F01111字母F0111SHIFT11001功能键1101110400100数字41101A01010字母A1011NEXT10110功能键0111NONE11110无定义1111110500101数字51101B010

23、11字母B1011ENTER10111功能键0111NONE11110无定义译码电路负责的工作有：a) 判别是否有键按下。b) 若被按下的是数字键或字母键，则编码成相对应的16进制编码c) 若被按下的是数字键，除进行16进制编码外，同时还编码成BCD码。d) 若按下是的功能键或其他按键，则编码成16进制编码。5、 按键码存储电路因为每次扫描会产生新的按键数据，可能会覆盖前面的数据，所以需要一个按键存储电路，将整个键盘扫描完毕后记录下来。按键存储电路可以用移位寄存器构成，在这里对移位寄存器就不再介绍，请参阅前面相关实验。键盘接口电路的引脚如图50-4所示。图50-4 矩阵键盘接口模块引脚图三、

24、实验连线将CLK时钟接45MHZ时钟输入，KIN3.0分别接实验仪器的键盘输出KIN3.0，SEL2.0分别接实验仪器的扫描输入SEL2.0，SEGOUT7.0分别接7段显示器输入DPA。附录 实验开发系统硬件介绍一、实验系统概述：此系列实验系统针对数字电路设计CPLD/FPGA及模拟电路设计技术有一总体上的概念。其中II、III型均为数字电路设计实验开发系统，IV、V型为数、模混合可编程器件实验开发系统。这些系列设备都能不同程度地满足高校的现代电子技术EDA教学和数字电路及其它相关实验课程的要求。由于可编程器件的设计灵活性，其系统更能满足高校的相关课程设计，毕业设计及大学生电子设计竞赛等。对

25、于程度较高的同学，本系统极其丰富的功能单元和可搭接的灵活性，使他们完全能够做出超出大纲要求的具有复杂性和创造性的综合实验。二、配套软件：Max+plus II 10.0基础版 (商业版见报价单及相关资料说明) 1.运行环境 Win95/98/2000 2.层次化设计 支持 3.原理图输入 支持 4.文本输入支持 5.AHDL输入 支持 6.VHDL输入 支持7.原理图设计宏库 基本库 8.仿真和时序分析 支持9.逻辑综合 支持 10. 硬件编程/下载 支持 11.支持芯片 Max7000全系列（如7000A、7000B、7000E、7000S等）和Max9000系列等Flex6000、8000

26、、10K（如10K系列的10K10、20、30、50、10K100等）、10KE系列等三、系统硬件组成：系统主要由以下模块组成：l 4位米字型数码管显示模块l 8位8字型数码管显示模块l 矩阵键盘输入模块l 1616点阵模块l 12832液晶显示模块l iSPPAC适配器接口l CPLD/FPGA适配器接口l 12位按键输入模块l 18位拨码开关输入模块l 蜂鸣器输出模块l 电平调节模块l 模拟信号源模块l 话筒输入模块l 语音输出模块l 电阻电容扩展模块l 自由扩展区l 8路A/D转换模块l D/A转换模块l 串行EEPROM模块l RS232扩展模块l EEPROM模块l 单片机及RS23

27、2接口模块l 可调数字信号源EDA-V型实验箱结构框图如图Y-3 ：EDA-V型实验箱结构框图。各组成模块介绍1、 4位米字型数码管显示模块数码管为共阴数码管。本模块的输入口共有21个，为17个段信号输入口和4个位信号输入口，分别为A1、A2、B、C、D1、D2、E、F、G、H、J、K、M、N、O、P、DP、SEL0、SEL1、SEL2、SEL3。其中SEL0对应最左端的数码管，SEL3对应最右端的数码管。数码管的管脚分配如图Y-4所示。图Y-4 米字型数码管管脚分配2、 8位8字型数码管显示模块 数码管为共阴极数码管。本模块的输入口共有11个，为8个段信号输入口和3个位信号输入口，分别为A、

28、B、C、D、E、F、G、DP、SEL0、SEL1、SEL2。其中SEL0、SEL1、SEL2位于1616点阵模块区，它们经3-8译码器后送给数码管作位选信号，其对应关系如表1。 表1 LED数码管显示接口及对应的显示状态接口序号数码管SEL2SEL1SEL0状态111第1位亮110第2位亮101第3位亮100第4位亮011第5位亮010第6位亮001第7位亮000第8位亮注：最右边为第一位图Y-3 ：EDA-V型实验箱结构框图电路原理图如图Y-5所示。3、 矩阵键盘输入模块本矩阵键盘为48键盘，其接口电路原理图如图Y-5所示，I/O口分别为KIN0、KIN1、KIN2、KIN3、SEL0、SE

29、L1、SEL2，其中SEL0、SEL1、SEL2位于1616点阵区。4、 1616点阵模块接口电路原理图如图Y-5所示。列选信号为SEL0SEL3经4-16译码器后给L0L15，最右边为第一列；行选信号为L0L15，最上方为第一行。表2 点阵显示接口对应关系表SEL3SEL2SEL1SEL0点亮列号1111第1列1110第2列1101第3列1100第4列1011第5列1010第6列1001第7列1000第8列0111第9列0110第10列0101第11列0100第12列0011第13列0010第14列0001第15列0000第16列5、 12832液晶显示模块具体介绍中文液晶显示模块说明。6、

30、 ISPPAC适配器接口模拟可编程器件选用Lattice公司的PAC10、20、80芯片。下载该芯片时将芯片选择开关拨向PAC。7、 CPLD/FPGA适配器接口下载该芯片时将芯片选择开关拨向CPLD。8、 12位按键输入模块开关弹起时为高电平，按下时为低电平。输出口最左边对应开关K1，最右边对应开关K12。9、 18位拨码开关输入模块开关拨向下方时为低电平，拨向上方时为高电平。输出口最左边对应开关D17，最右边对应开关D0。10、 蜂鸣器输出模块当输入口BELL_IN输入高电平时，蜂鸣器响。11、 电平调节模块调节时，输出口OUT的电平在05V内变化。12、 模拟信号源模块模块中第一排端口为

31、输入口，第二排端口为输出口，分别说明如下：Diff IN：需差分转换信号输入口；Mux IN1：需叠加信号1输入口；Mux IN2：需叠加信号2输入口；Diff OUT+：差分信号正极性输出端口，为Diff IN差分后的信号；Diff OUT-：差分信号负极性输出端口，为Diff IN差分后的信号；Mux OUT：叠加信号输出端口，为Mux IN1与Mux IN2相加后的信号；SIN_OUT 312KHz：正弦信号312KHZ输出端口；图Y-5 8位数码管、点阵、矩阵键盘电路原理图13、 话筒输入模块通过外接话筒把语音信号输入经放大滤波后从MIC_OUT输出。14、 语音输出模块语音信号从SP

32、EAK IN端口输入，经放大后直接由内部喇叭输出。15、 电阻电容扩展模块准备了一些实验常用的电阻电容供实验过程中使用。16、 自由扩展区可作额外电路的搭建使用，作用等同于面包板。17、 8路A/D转换模块采用ADC0809，外部信号可以分别通过其8路输入端IN0IN7进入A/D转换器。通过适当设计，目标芯片可以完成对ADC0809的工作方式确定、输入端口选择、数据采集与处理等所有控制工作，并可以通过系统板提供的译码显示电路（LED&LCD）将测得的结果显示出来。I/O口如下：IN0IN7：8通道模拟信号输入口；D0D7： 8位数据总线输出端口；Vref+、Vref-：参考电压输入端口；INT

33、：中断信号输出端口；/WR：写信号输入端口；/RD：读信号输入端口；CS：片选信号输入端口；A0A2：输入端口选择信号输入口电路原理图如图Y-6所示18、 D/A转换模块8位D/A，I/O口定义如下：D0D7：数据总线，输入口；/CE：转换允许，低电平有效；/CS：片选，低电平有效；有两种输出方式。第一种，将短路子接在左侧的两个铜柱上，D/A转换输出到D/A OUT区域的个孔输出；第二种，将短路子接在右侧的两个铜柱上，D/A转换输出接到的同相输入端。LM358单电源二运放。与AD558配合，将AD558的输出接到LM358的同相输入端，作为他的同相输入信号；在LM358的右上脚，有TEST I

34、N模块，他的信号可作为的反相输入端。电路原理图如图Y-7所示。图Y-6 A/D转换电路原理图图Y-7 D/A转换电路原理图19、 串行E2PROM模块采用的芯片为串行E2PROM AT93C46，I/O口定义如下：CS：片选输入，高电平有效。CLK：串行数据时钟输入。DI：串行数据输入。DO：串行数据输出。ORG：存储器位数选择输入：输入高电平时，选择为16位结构的存储器；输入为低电平时，选择为8位结构的存储器；未连接时，由于内部的上拉电阻，使其为16位存储器。20、 RS232扩展模块采用的芯片为MAX232标准串行口接口片，通过CPLD/FPGA实现串口控制，可直接实现CPLD/FPGA与上位机的通讯。21、 EEPROM模块采用28