《数字电路制作与测试》习题册(三)

1、项目三 计数器的设计与调试 主要知识点：一、填空题1. 时序逻辑电路的输出不仅与 有关，而且与有关。2. 时序逻辑电路中的存储电路通常有两种形式： 和 。3. 是构成时序逻辑电路中存储电路的主要元件。4. 锁存器和触发器是构成时序逻辑电路中 的主要元件。5. 按逻辑功能分，触发器有 、触发器等几种。6. 触发器按照逻辑功能来分大致可分为种。7. 触发器是构成逻辑电路的重要部分。8. 触发器有两个互补的输出端Q、Q，定义触发器的0状态为，1状态为，可见触发器的状态指的是 端的状态。9. 触发器的两个输出端Q、Q，当Q 0,Q1时，我们称触发器处于 。10. 触发器的状态指的是 的状态，当Q 1,

2、Q 0时，触发器处于。11. 触发器有2个稳态，存储4位二进制信息要 个触发器。12. 因为触发器有 个稳态，6个触发器最多能存储 二进制信息。13. 一个有与非门构成的基本RS触发器，其约束条件是 o14. 一个基本RS触发器在正常工作时，它的约束条件是R+S = 1，贝U它不允许输入S =且R=的信号。15. 与非门构成的基本RS锁存器输入状态不允许同时出现 R S 。16. 与非门构成的基本RS锁存器的特征方程是 ，约束条件是 。17. 由与非门构成的基本RS锁存器其逻辑功能有 种。18. 由与非门构成的基本RS锁存器正常工作时有三种状态，分别是RS 01输出为，RS 10输出为，RS

3、11输出为 。（ 0状态/1状态/保持状态）。19. 与非门构成的基本 RS锁存器当Q=1时，R =， S =。20. 与非门构成的基本 RS锁存器当Q=0时，R =， S =。21. 锁存器和触发器的区别在于其输出状态的变化是否取决于 。22. 触发器的输出状态变化除了由输入信号决定外还取决于 o23. 和共同决定了触发器输出状态的变化。24钟控RS触发器的约束条件是 o25. 一个钟控RS触发器在正常工作时，不允许输入 R=S=1的信号，因此它的约束条件是o26. 钟控RS触发器正常工作时他的约束条件是RS=0 ,因此它不允 许输入 R =且 S =的 信 号o27. 钟控RS触发器是在基

4、本RS锁存器的基础上加上 构成，其输入端R, S (高/低)电平有效。28. 钟控RS触发器的特征方程是 ，约束条件是 o29钟控RS触发器当CP=1时，输入状态不允许同时出现 R=,S=o30.对于钟控RS触发器来说，当Qn 1 Qn时，可能是，也可能是此时输入信号为o31 钟控RS触发器Qn=0,若使Qn1=1，则应使R=且S=o32钟控RS触发器Qn=1，若使Qn 1=0,则应使R=且S=。33钟控D触发器的特征方程为o34. 在D触发器中，当D= 1时，触发器 (置0/置 1/保持)o35. 在D触发器中，当D= 0时，触发器 (置0/置 1/保持)o36. 若使D触发器置0,贝U D

5、=，使D触发器置1,贝U D=o37. 对于钟控D触发器来说当CP=0时，输出状态 (置0/置 1/保持),当CP=1时输出状态由决定。38. 若将D触发器的D端连在Q端上，经100个脉冲后，它的次态Q (t+100)=0,则此时的现态 Q (t)应为o39. 若将D触发器的D端连在Q端上，经100个脉冲后，它的次态Q (t+100)=1,则此时的现态 Q (t)应为 o40. 若将D触发器的D端连在Q端上，经99个脉冲后，它的次态Q (t+99) =0,则此时的现态Q （t）应为。41. 若将D触发器的D端连在Q端上，经99个脉冲后，它的次态Q （t+99） =1,则此时的现态Q（ t）应为

6、。42. 在一个CP脉冲作用下，引起触发器两次或多次翻转的现象称为触发器的，触发方式为或的触发器不会出现这种现象。43. 同一 CP脉冲下引起的触发器2次或多次翻转的现象称为 。44. 边沿JK触发器 （会/不会）发生空翻现象。45. 在时序逻辑电路中，存储电路每个时钟周期其输出状态 （变化1次/可变化多次）。46. 主从JK触发器由两个钟控RS锁存器构成，当CP=（ 1/0/1变0/0变1）时从锁存器状态保持不变。47. 主从JK触发器的特征方程为。48. JK触发器没有约束条件，当J=K= 时，每输入一个时钟脉冲触发器向相反的状态翻转一次。49. 边沿JK触发器当J= 1，K= 1时，一个

7、时钟脉冲后，触发器输出 。50. 主从JK触发器 （存在/不存在）空翻现象。51. 主从JK触发器不存在空翻现象，但存在 。52. 边沿JK触发器 （存在/不存在）一次翻转现象。53. 边沿JK触发器的特征方程为 。54.JK触发器具有种逻辑功能。55.对边沿JK触发器，若现态为1时，若要次态为1有K=，=和K=，J=两种方法。56.边沿JK触发器，若现态为0时，若要次态为0有K=，J=和K= .，J=.两种方法。57.边沿JK触发器，若现态为1时，若要次态为0有K=，J=和K= .，J=.两种方法。58.边沿JK触发器，若现态为0时，若要次态为1有K=，J=和K= .，J=两种方法。59.设

8、JK触发器的起始状态Q=1，若令J=1，K=0，则一个 CP脉冲后Qn 1，若令 J=1, K=1，则 Qn 1。60. 设JK触发器的起始状态Q=1，若令J=0, K=1，则一个 CP脉冲后Qn 1，若令 J=1，K=1，则 Qn 1。61. 设JK触发器的起始状态Q=0，若令J=0, K=1，则一个 CP脉冲后Qn 1 ，若令 J=1，K=1，则 Qn 1 。62. 设JK触发器的起始状态Q=0，若令J=1，K=0，则一个 CP脉冲后Qn 1 ，若令 J=1，K=1，则 Qn 1 。63. JK触发器它具有、和 功能。64. 在JK触发器中，当J= 0、K = 1时，触发器 o65. 在J

9、K触发器中，当J= 1、K = 0时，触发器 o66. 在JK触发器中，当J= 0、K = 0时，触发器o67. 在JK触发器中，当J= 1、K = 1时，触发器 o68. T触发器的特性方程为o69. T触发器具有和功能。70. 对T触发器来说，当时触发器输出保持原状态， 时每输入一次脉冲输出状态改变一次。71. 对T触发器来说，当T=0时触发器为，T=1时触发器为 C1 FFCP1K QdQ3A 2R-_o1JQ C1 FFQ4B1K QCPA|i|BI I8、下降沿触发的边沿JK触发器的输入波形如图所示。试画出输出 Q的波形。j I I IIK|9、D触发器组成的电路如图所示，输入波形如

10、图 2所示。画出Q1、Q2的波形。11DAC1RdFFSdPCP11Q2图1CP236457B10、JK触发器组成图如下所示电路。画出状态转换图。1JQ修C1FF1KQCP11、由JK触发器构成德计数器电路如图所示。分析电路功能，说明电路是几进 制计数器，能否自启动。画出电路的状态转换图和时序图。Q0 Q1 Q21J1J1JCPQ)OC1 FFFF C1FF1K1K1KQu112、分析图所示电路，画出电路的状态转换图。说明电路是否能自启动13、D触发器组成的同步计数电路如图所示。分析电路功能，画出电路的状态转换图。CP14、试用集成中规模同步计数器 CT74LS161采用复位法（异步清0）实现12进制 计数器。c1Q Q 2 Q z TCT74LSldl p2 2 A 口74LS161管脚图15、用集成中规模同步计数器 CT74LS161采用置位法（同步置数）实现12进制计 数器，要求计数从0开始。a Qz Q.Q, z tCT74LS161 p2 D： P Q