电工电子技术：46 中规模集成芯片的组合逻辑电路设计_第1页
电工电子技术：46 中规模集成芯片的组合逻辑电路设计_第2页
电工电子技术：46 中规模集成芯片的组合逻辑电路设计_第3页
电工电子技术：46 中规模集成芯片的组合逻辑电路设计_第4页
电工电子技术：46 中规模集成芯片的组合逻辑电路设计_第5页
已阅读5页，还剩6页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

中规模集成芯片的组合逻辑电路设计,电工电子技术,有n个输入端的译码器，有2n个信号输出端。即每一个信号输出端与n个输入变量的每一个最小项一一对应,步骤,用译码器设计组合逻辑电路,用与非连输出,例1,利用74LS138型3-8线译码器实现逻辑函数Y=AB+BC+CA,变换,Y6,Y7,Y3,Y5,A B C,Y,用n位地址输入的译码器，可以产生任何一种输入变量数不大于n的组合逻辑函数,例2,利用CT74LS138型3-8线译码器实现全加器,A B Ci-1,Ci,Si,用数据选择器设计逻辑电路,四选一选择器功能表,类似三变量函数的表达式,例3,利用四选一选择器实现如下逻辑函数,与四选一选择器输出的逻辑式比较,可以令,变换,设计时采用函数式比较法,接线图,用n位地址输入的数据选择器，可以产生任何一种输入变量数不大于n+1的组合逻辑函数,设计时可以采用函数式比较法。控制端（即地址输入端）作为输入端，数据输入端可以综合为一个输入端,Class is over! Thank you

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论