数字电路复习题答案

1、数字电路复习题（自己做的，欢迎大家指正）一、填空题（每空1分，共10分）1 逻辑函数 -的两种标准形式分别为A=B=C)=迟酬(12357)= 口 时(046)十2. 将2004个“T异或起来得到的结果是（0）。3. 半导体存储器的结构主要包含三个部分，分别是（译码器）、（存储阵列）、（控制逻辑）。4. A/D转换的四个过程是采样、保持、量化和（编码），其中采样脉冲的频率 要求至少是模拟信号最高频率的（2）倍。5. 8位D/A转换器当输入数字量10000000为5v。若只有最低位为高电平，则输出电压为（5/128） v ;当输入为10001000,则输出电压为（5*136/128） V。6.

2、就逐次逼近型和双积分型两种 A/D转换器而言，（逐次逼近型）的抗干扰能 力强，（双积分型）的转换精度高。7. （ 61.5）10 = （3D.8）16 = （10010001.10005421bcd;8. 已知某 74ls00 为 2 输入 4 与非门，loL=22mA, loH=2mA，IiL=2mA，1旧=40讥,则其低电平输出的扇出系数 Nol= （11），其高电平输出的扇出系数 Noh= （ 50）;9函数 的最小项表达式为F=（ 4,5,7）,最大项表达式为（0,1,2,3,6 ）10.根据对偶规则和反演规则，直接写出_-的对偶式和反函数，对偶式：，反函数：（A+B）C|）厦 01

3、=）；11. 12 .已知X= （-17），则X的8位二进制原码为（10010001），其8位二进制补 码为（11101111）;13. T触发器的次态方程是14. D触发器的次态方程是15.根据毛刺的不同极性,可以将逻辑险象分为0型险象和1型险象，对于一个逻辑表达式，若在给定其它变量适当的逻辑值后，出现f=（丄）的情形，则存在1型险象；、单选题（每题2分，共20 分）1 表示任意两位无符号十进制数需要（B）位二进制数A. 6 B. 7C. 8 D. 92. 一个多输入与非门，输出为0的条件是（C）A只要有一个输入为1,其余输入无关 其余输入无关C全部输入均为13 .余3码10001000对应

4、的2421码为（C ）。B只要有一个输入为0,D 全部输入均为0A. 01010101B.10000101C.10111011D.111010114.下面4个逻辑表达式中，可以实现同或运算的表达式是（C F AB 亠5 .补码1. 1000的真值是（D ）。A . +1.0111 B. -1.0111 C. -0.1001 D. -0. 10006. 组合电路和时序电路比较，其差异在于前者（BA. 任意时刻的输出不仅与输入有关，而且与以前的状态有关B. 任意时刻的输出信号只取决于当时的输入信号C. 有统一的时钟脉冲控制D. 输出只与内部状态有关7. 下列四种类型的逻辑门中，可以用（D ）实现三

5、种基本运算。A.与门B.或门C.非门D.与非门8. 实现两个四位二进制数相乘的组合电路，应有（ A）个输出函数。A. 8 B. 9 C. 10 D. 119. 要使JK触发器在时钟作用下的次态与现态相反，JK端取值应为（D ）。A . JK=00 B. JK=01 C. JK=10 D. JK=1110. 设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要（ B ） 个异或门。A . 2 B. 3 C. 4 D. 511. 下列逻辑函数中，与（A+B） （A+C）等价的是（C ）A F=ABB F=A+B12图示TTL门电路中，F=的逻辑功能图为（B）o 1D13. 和四变量的最小项

6、岛瓯;逻辑相邻的最小项是（ C ）A ABCDBi .4BCD C- CD D ABCD14. 标准或-与式是由（C）构成的逻辑表达式。A .与项相或 B.最小项相或C.最大项相与D.或项相与15. 在下列四个逻辑函数表达式中，（B ）是最小项表达式。A.】：負G二丄卡-毎B, Y(AIBJC) = ABC+.4BC + .-iBCC. Z( C D) = ABC ACB ABC ABC b. Y(A:BSC：D) B-CD ABC16. 边沿式D触发器是一种（C ）稳态电路A.无B.单ABCD18 .下面4个逻辑表达式中，（C）是异或门的表达式。打 F = AB + ABF = AB +19

7、. n级触发器构成的环形计数器，其计数的模式（A ）A.nB.2 n+1C.2 nD2n-120. 施密特触发器常用于对脉冲波形的（C）A定时B计数吐.和四变星的最小项ABCD逻辑相邻的最小项是（A ）A ABCD MRCD qAHCf）22. 基本RS触发器在触发脉冲消失后，输出状态将（D）A随之消失B发生翻转C恢复原态D保持现态23. 个触发器有两个稳态，存储8位二进制信息要（B）个触发器A 2B 8C 16D 3224. 十进制数25用8421BCD码表示为（B）A 10 101B 0010 0101C 100101D 1010125. JK触发器在时钟脉冲作用下次态与现态相反，JK取值

8、为（B）A 00B 11C 01D 1026. 寻址容量为16KX 8的RAM需要（C）根地址线。A 4B 8C 14D 1627.多谐振荡器可产生（B）A 正弦波B矩形脉冲C 三角波D 锯齿波28. 在（D）情况下，“或非”运算的结果是:逻辑00A全部输入是0B全部输入是1C任一输入为0，其他输入为1D任一输入为129. ROM具有（C）功能。A读/写B 无读/写C只读D只写30.八路数据分配器，其地址输入端有（C）个。A 1B 20C 3D 4三、判断题（每题2分，共20 分）（X） 1 .原码和补码均可实现将减法运算转化为加法运算。（）2.化简完全确定状态表时，最大等效类的数目即最简状态

9、表中的状态数 目。（X） 3.并行加法器采用先行进位（并行进位）的目的是简化电路结构。（V） 4.异或函数与同或函数在逻辑上互为反函数。（X） 5.因为逻辑表达式 A+B+AB=A+B成立，所以AB=0成立。（V） 6.格雷码具有任何相邻码只有一位码元不同的特性。（X） 7.逻辑变量的取值，1比0大。（V） 8.相同逻辑功能的TTL电路和CMOS电路相比，前者的功耗大。(x) 9.十进制数(9) io比十六进制数(9) 16小。(V) 10.若两个函数具有不同的真值表，则两个逻辑函数必然不相等。( x) 11. 逻辑函数 Y=A + B+ C+B 已是最简与或表达式。( x ) 12. 三态门

10、的三种状态分别为：高电平、低电平、不高不低的电压。( x) 13.单稳态触发器在外加触发信号触发时，电路由暂稳态翻转到稳态。(x) 14.采用不可重触发单稳态触发器时，若在触发器进入暂稳态期间再次受 到触发，输出脉宽可在此前暂稳态时间的基础上再展宽 TW(V) 15. CMOS门输出为1时由外接电源和电阻提供输出电流。( V) 16. 数据选择器和数据分配器的功能正好相反，互为逆过程。(x) 17. 用数据选择器可实现时序逻辑电路。( V) 18. 同步触发器存在空翻现象，而边沿触发器和主从触发器克服了空翻。(x) 19. 同步二进制计数器的电路比异步二进制计数器复杂，所以实际应用中 较少使用同步二进制计数器。(x) 20计数器的模是指构成计数器的触发器的个数。(V) 21奇偶校验码不能检测出偶数个码元错误。( x) 22. 施密特触发器具有一个稳定状态。( x) 23.