运算器算术逻辑算实验

1、信 息学 院实验报告学号：124100040姓名：禹智继班级：12A 班课程名称：计算机组成原理实验名称：实验一 运算器算术逻辑运算实验实验性质：综合性实验设计性实验验证性实验：实验时间：2014 年9 月15 日实验地点：睿智 4 栋 102一、实验目的1、掌握简单运算器的组成以及数据传送通路。2、验证算术逻辑运算部件（74LS181）的组合功能。二、实验设备及器件计算机组成原理实验箱三、实验内容1. 实验原理图图 1 运算器实验原理图2. 实验步骤首先使各个控制电平的初始状态为：CLR=1，LDDR1=0，LDDR2=0，ALU_G=1，SW_G=1，S3 S2 S1 S0 M CN=11

2、1111，并将 CONTROL UNIT 的开关 SP05 打在“NORM”状态，然后按下图 2 所示步骤进行。数据开关（11000001） 打开三态门SW_G=0寄存器DR1 （11000001）数据开关（01000011） 寄存器DR2（01000011）LDDR1=1 LDDR2=0 T4=LDDR1=0 LDDR2=1 T4=图 2 实验步骤图3、实验结果运算器功能实验表DR1DR2S3S2S1S0M=0（算术运算）M=1（逻辑运算）CN=1 无进位CN=0 有进位C1430000F=C1F=C2F=3EC1430001F=C3F=C4F=3CC1430010F=FDF=FEF=02C

3、1430011F=FFF=0F=0C1430100F=41F=42F=BEC1430101F=43F=44F=BCC1430110F=70F=7EF=82C1430111F=7FF=80F=80C1431000F=02F=03F=7FC1431001F=04F=05F=7DC1431010F=3EF=3FF=43C1431011F=40F=41F=41C1431100F=82F=83F=FFC1431101F=84F=85F=FDC1431110F=BEF=BFF=C3C1431111F=C0F=C1F=C14、回答问题简述图 1 运算器的工作原理：* 两片 74LS181 以并串联形式构成字

4、长为 8 位的算术逻辑运算器 ALU。左边的 74LS181 运算高四位数据，右边的 74LS181 运算低四位数据，两片 181 通过进位端进行连接。* A0-A3 是 4 位数据输入端 A，B0-B3 是 4 位数据输入端 B。F0-F3 是运算结果输出端。* 运算器 ALU 的输出经过一个输出双向三态门（74LS245）与数据总线相连。* 数据寄存器 DR1 和 DR2 向运算器 ALU 提供运算的数据。D7-D0 是数据输入端，Q7-Q0 是数据输出端。DR1 数据分成两半，数据的高四位输入给左边74LS181 的 A 端，数据的低四位输入给右边 74LS181 的 A 端。* 8 位

5、数据开关 D7-D0 用来输入参与运算的数据，并经过一个输入双向三态门（74LS245）与数据总线相连。* 数据显示灯已与数据总线相连用来显示数据总线上的内容。* S3、S2、S1、S0、M、CN 为 ALU 运算选择控制器，由它们共同决定运算器执行哪一种运算。* ALU-B 是输出三态门的控制端，控制运算器的运算结果是否送到数据总线上。低电平有效。* SW-B 是输入三态门的控制端，控制INPUT DEVICE中的 8 位数据开关 D7- D0 的数据是否送到数据总线 BUS 上。低电平有效。* LDDR1 是寄存器 DR1 存数控制信号，LDDR2 是 DR2 存数控制信号。都是高电平有效。5、实验小结通过这次实验，我明白了要很好地完成实验首先一定要注意线路的连接，需要对应的一定要一一对应；我掌握了算术逻辑运算器单元 ALU