电工电子技术与技能（中职）第十四章

1、,第十四章,组合逻辑电路和时序逻辑电路,1,电工电子技术与技能（中职）第十四章,目录:,组合逻辑电路,编码器,译码器,2,电工电子技术与技能（中职）第十四章,目录:,集成触发器,寄存器,计数器,3,电工电子技术与技能（中职）第十四章,学习目标：,了解组合逻辑电路的特点，并会用逻辑运算进行化简 理解逻辑电路的分析方法和设计方法,4,电工电子技术与技能（中职）第十四章,学习目标：,了解编码器、译码器、触发器、寄存器、计数器的基本概念及逻辑功能,5,电工电子技术与技能（中职）第十四章,组合逻辑电路,6,电工电子技术与技能（中职）第十四章,与非门的功能实质上是“与”逻辑运算和“非”逻辑运算的复合。,活

2、动一 与非门,活动二 或非门,7,电工电子技术与技能（中职）第十四章,能够实现与非逻辑功能的集成门电路有很多，其中较常用的有7400集成门电路，它是一块具有4个两输入端与非门的集成门电路，如图14-2所示。,活动一 与非门,活动二 或非门,8,电工电子技术与技能（中职）第十四章,活动一 与非门,活动二 或非门,9,电工电子技术与技能（中职）第十四章,把一个“或门”和一个“非门”按“或非”的顺序连接起来，那么输入信号A、B要先经“逻辑或”后经“逻辑非”，最后从Y端输出，如图14-7a所示。也就是说，输出信号Y与两个输入信号A、B之间存在先“或”后“非”的逻辑关系，因此称这种电路为“或非门”，用图

3、14-7b所示的符号表示。,活动一 与非门,活动二 或非门,10,电工电子技术与技能（中职）第十四章,活动一 与非门,活动二 或非门,11,电工电子技术与技能（中职）第十四章,如图14-9a所示，将两个与门、一个或门和一个非门按“与或非”的顺序连接起来，输入信号到输出信号之间要经过“与”“或”“非”3种逻辑处理，因此，人们称这种复合门电路为“与或非门”，用图14-9b所示的符号表示。,活动三 与或非门,活动四 异或门,12,电工电子技术与技能（中职）第十四章,活动三 与或非门,活动四 异或门,13,电工电子技术与技能（中职）第十四章,当两个输入端输入的逻辑信号相同（同为“0”或同为“1”）时，

4、输出为“0”；如果两个输入端输入的逻辑信号不相同（一个为“0”时，另一个为“1”），输出就为“1”。这样的逻辑关系称为异或逻辑，实现这种逻辑关系的门电路称为异或门。,活动三 与或非门,活动四 异或门,14,电工电子技术与技能（中职）第十四章,活动三 与或非门,活动四 异或门,15,电工电子技术与技能（中职）第十四章,7486是4个异或门的集成电路，如图14-11所示。,活动三 与或非门,活动四 异或门,16,电工电子技术与技能（中职）第十四章,编码器,17,电工电子技术与技能（中职）第十四章,学校为每位同学都编了一个学号，电报局用一串数字代表汉字等，这种用数字或字符表示某些特定内容的过程称为编

5、码。数字电路只能处理二进制的数字信号，所以，任何信息送入数字系统处理都要先转换为二进制代码相对应的电信号，能实现这种转换的电路称为编码器。,活动一 编码,活动二 两位二进制编码器,18,电工电子技术与技能（中职）第十四章,3位二进制编码器的示意图如图14-12所示。,活动一 编码,活动二 两位二进制编码器,19,电工电子技术与技能（中职）第十四章,两位二进制编码器就是用两位二进制代码对22个信号进行编码的电路。,活动一 编码,活动二 两位二进制编码器,20,电工电子技术与技能（中职）第十四章,用3位二进制代码对23个信号进行编码的电路，称为3位二进制编码器。,活动三 3位二进制编码器,活动四

6、二-十进制编码器,21,电工电子技术与技能（中职）第十四章,将十进制数的10个数字09编成二进制代码的电路，称为二-十进制编码器。 二-十进制编码器采用的是8421 BCD码的编码方式，所以它也被称为BCD编码器。,活动三 3位二进制编码器,活动四 二-十进制编码器,22,电工电子技术与技能（中职）第十四章,活动三 3位二进制编码器,活动四 二-十进制编码器,23,电工电子技术与技能（中职）第十四章,译码器,24,电工电子技术与技能（中职）第十四章,把两位二进制代码的各种状态按其原意“翻译”成对应输出信号的电路，称为两位二进制译码器。,活动一 两位二进制译码器,活动二 3位二进制译码器,25,

7、电工电子技术与技能（中职）第十四章,活动一 两位二进制译码器,活动二 3位二进制译码器,26,电工电子技术与技能（中职）第十四章,把3位二进制代码的各种状态按其原意“翻译”成对应输出信号的电路，称为3位二进制译码器。,活动一 两位二进制译码器,活动二 3位二进制译码器,27,电工电子技术与技能（中职）第十四章,活动一 两位二进制译码器,活动二 3位二进制译码器,28,电工电子技术与技能（中职）第十四章,将二-十进制代码“翻译”成09这10个十进制数字信号的电路，称为二-十进制译码器。 译码器有4个输入端、10个输出端。输入信号为4位二进制代码，输出是与10个十进制数字相对应的独立信号。,活动三

8、 二-十进制译码器,活动四 译码显示器,29,电工电子技术与技能（中职）第十四章,活动三 二-十进制译码器,活动四 译码显示器,30,电工电子技术与技能（中职）第十四章,在数字统计系统及数字式测量仪表中，常需要把运算结果用十进制数码管显示出来。译码显示电路的功能就是将输入的BCD码翻译成能用于显示器件的十进制信号，并驱动显示器显示数字。,活动三 二-十进制译码器,活动四 译码显示器,31,电工电子技术与技能（中职）第十四章,译码显示电路的框图如图14-27所示。,活动三 二-十进制译码器,活动四 译码显示器,32,电工电子技术与技能（中职）第十四章,集成触发器,33,电工电子技术与技能（中职）

9、第十四章,用与非门组成的基本RS触发器是由两个与非门交叉反馈连接而成的，如图14-29a所示。其图形符号如图14-29b所示。,活动一 基本RS触发器,活动二 时钟控制触发器,34,电工电子技术与技能（中职）第十四章,活动一 基本RS触发器,活动二 时钟控制触发器,35,电工电子技术与技能（中职）第十四章,一、JK触发器 图14-31所示是JK触发器的图形符号。图中，时钟脉冲输入端处的小圆圈表示CP下降沿有效；若没有小圆圈，则表示CP上升沿有效。,活动一 基本RS触发器,活动二 时钟控制触发器,36,电工电子技术与技能（中职）第十四章,活动一 基本RS触发器,活动二 时钟控制触发器,37,电工

10、电子技术与技能（中职）第十四章,二、D触发器 图14-33所示是边沿触发的D触发器的图形符号。时钟脉冲输入端处没有小圆圈，表示CP上升沿有效。,活动一 基本RS触发器,活动二 时钟控制触发器,38,电工电子技术与技能（中职）第十四章,活动一 基本RS触发器,活动二 时钟控制触发器,39,电工电子技术与技能（中职）第十四章,三、T触发器 T触发器的图形符号如图14-34所示，特性表如表14-19所示，可见T触发器具有保持和翻转功能。,活动一 基本RS触发器,活动二 时钟控制触发器,40,电工电子技术与技能（中职）第十四章,活动一 基本RS触发器,活动二 时钟控制触发器,41,电工电子技术与技能（

11、中职）第十四章,活动一 基本RS触发器,活动二 时钟控制触发器,42,电工电子技术与技能（中职）第十四章,寄存器,43,电工电子技术与技能（中职）第十四章,一、逻辑结构 数码寄存器只能用来寄存数码，它可以由各种触发器组成。实用的寄存器必须在各脉冲的控制下工作，即要按指令的要求接收数码、暂存数码或清除原数码。所以，在触发器的基础上增加一些控制电路就构成了寄存器。,活动一 寄存器,活动二 移位寄存器,44,电工电子技术与技能（中职）第十四章,图14-36所示是一个由D触发器组成的两位数码寄存器。,活动一 寄存器,活动二 移位寄存器,45,电工电子技术与技能（中职）第十四章,一、左移寄存器 1.逻辑

12、结构 左移寄存器就是把数码从低位向高位移动，因此，低位触发器的输出信号要送到高位触发器的输入端。图14-38所示就是一个由D触发器组成的4位左移寄存器的逻辑电路。,活动一 寄存器,活动二 移位寄存器,46,电工电子技术与技能（中职）第十四章,活动一 寄存器,活动二 移位寄存器,47,电工电子技术与技能（中职）第十四章,二、右移寄存器 1.逻辑结构 右移寄存器与左移寄存器比较，其电路结构和工作原理基本相同，只是移位方向不同。 图14-40所示是一个由D触发器组成的4位右移寄存器的逻辑结构图。,活动一 寄存器,活动二 移位寄存器,48,电工电子技术与技能（中职）第十四章,活动一 寄存器,活动二 移

13、位寄存器,49,电工电子技术与技能（中职）第十四章,三、双向移位寄存器 双向移位寄存器就是既能把数码左移，又能把数码右移的移位寄存器。把左移寄存器和右移寄存器结合起来，加上移位方向控制电路就可以得到双向移位寄存器。,活动一 寄存器,活动二 移位寄存器,50,电工电子技术与技能（中职）第十四章,四、循环移位寄存器 把移位寄存器的串行输出信号送回串行输入端，则构成了循环移位寄存器。,活动一 寄存器,活动二 移位寄存器,51,电工电子技术与技能（中职）第十四章,计数器,52,电工电子技术与技能（中职）第十四章,一、电路结构 一个触发器就可以组成一个最简单的一位二进制计数器。 图14-43a、b所示分

14、别为由JK触发器和由D触发器构成的两位异步二进制加法计数器。,活动一 两位异步二进制加法计数器,活动二 4位异步二进制加法计数器,53,电工电子技术与技能（中职）第十四章,活动一 两位异步二进制加法计数器,活动二 4位异步二进制加法计数器,54,电工电子技术与技能（中职）第十四章,二、工作原理 从图14-43可以看出，加法计数器中低位触发器的输出信号被用作高位触发器的时钟脉冲，当低位触发器的输出端出现一个下降沿时，高位触发器就发生翻转，相当于由低位向高位输出一个进位信号。,活动一 两位异步二进制加法计数器,活动二 4位异步二进制加法计数器,55,电工电子技术与技能（中职）第十四章,由于这种计数

15、器中触发器的翻转不是同时进行的，触发器状态更新有先有后，与CP脉冲并不同步，所以称为异步计数器。,活动一 两位异步二进制加法计数器,活动二 4位异步二进制加法计数器,56,电工电子技术与技能（中职）第十四章,一、电路结构 在两位异步二进制加法计数器的基础上再增加两级触发器，就构成了4位异步二进制加法计数器，如图14-45所示。,活动一 两位异步二进制加法计数器,活动二 4位异步二进制加法计数器,57,电工电子技术与技能（中职）第十四章,活动一 两位异步二进制加法计数器,活动二 4位异步二进制加法计数器,58,电工电子技术与技能（中职）第十四章,二、工作原理 两位二进制加法计数器最多能累计4个输

16、入脉冲，而4位二进制加法计数器只增加了两个触发器，但所能记忆的脉冲数却大为增加。,活动一 两位异步二进制加法计数器,活动二 4位异步二进制加法计数器,59,电工电子技术与技能（中职）第十四章,计数器最多能记忆的脉冲数目，主要取决于计数器有多少个触发器，或者说取决于计数器数码位的组合情况。两位二进制计数器最多有4种组合，所以是四进制计数器；而4位二进制计数器最多有16种组合，所以是十六进制计数器。如果是3位二进制计数器，则最多有8种组合，所以是八进制计数器。,活动一 两位异步二进制加法计数器,活动二 4位异步二进制加法计数器,60,电工电子技术与技能（中职）第十四章,一、逻辑结构 十进制有09共10个数码，所以至少需要10种组合状态才能表示出十进制，而231024，所以十进制计数器至少要用4个触发器。 4个触发器共有16种组合状态，多出6种组合状态，故在十进制计数器中必须把多出的6种组合状态抑制掉。,活动三 异步十进制加法计数器,活