逻辑控制的无环流可逆调速系统

1、电力拖动自动控制系统课程设计报告（20122013学年 第一学期） 题 目 逻辑控制的无环流可逆调速系统系 别 专 业 班 级 学 号 姓 名 指导教师 完成时间 评定成绩 目 录第一章 无环流设计目的11.1问题提出11.1.1有环流的优缺点11.2.1无环流的优缺点11.2解决问题11.3无环流实现基本方案11.4 DLC输入信号的选择2第二章 DLC设计22.1切换条件22.2 DLC切换分析32.3框图52.4 DLC具体设计62.4.1电平检测器62.4.2逻辑运算72.4.3延时电路92.4.4逻辑保护10第三章 设计总结11第四章 参考文献11第一章 无环流设计目的1.1问题提出

2、1.1.1有环流的优缺点 逻辑有环流可逆调速系统的优点：适用于小功率。 逻辑有环流可逆调速系统的缺点：因缓流失败而造成事故率较高。 1.2.1无环流的优缺点 逻辑无环流可逆调速系统的优点是：可省去环流电抗器，没有附加的环流损耗，从而可以节省变压器和晶闸管装置的设备容量。与有环流系统相比，因缓流失败而造成的事故率大为降低，适用于大功率。 逻辑无环流可逆调速系统的缺点是：由于延时造成了电流换向死区，影响了系统过渡过程的快速性。普通逻辑无环流系统，在电流换向，待工作组刚开放时，由于整流电压和电动机反电动势相加会造成很大的电流冲击。1.2解决问题切换（无环流）反转无环流切换逻辑控制环流DLC功能设计要

3、求它按照系统的工作转台，指挥正、反组的自动切换。DLC的输出要求：正向运行：VF整流，开放VF，封锁VR；反向制动：VF逆变，开放VF，封锁VR；反向运行：VR整流，开放VR，封锁VF；正向制动：VR逆变，开放VR，封锁VF；因此，DLC的输出有两种状态：VF开放 Ublf = 1，VF封锁 Ublf = 0；VR开放 Ublr = 1，VR封锁 Ublr = 0。1.3无环流实现基本方案这种逻辑无环流系统有一个调节器ASR，一个反号器AR，采用双电流调节器1ASR和2ASR，双触发装置GTF和GTR结构。主电路采用两组晶闸管装置反并联线路，两组桥在任何时刻只有一组投入工作（另一组关断），所以

4、在两组桥之间就不会存在环流。但当两组桥之间需要切换时，不能简单的把原来工作着的一组桥的触发脉冲立即封锁，而同时把原来封锁着的一组桥立即开通，因为已经导通晶闸管并不能在触发脉冲取消的一瞬间立即被关断，必须待晶闸管承受反压时才能关断。如果对两组桥的触发脉冲的封锁和开放式同时进行，原先导通的那组桥不能立即关断，而原先封锁着的那组桥已经开通，出现两组桥同时导通的情况，因没有环流电抗器，将会产生很大的短路电流，把晶闸管烧毁。为此首先应是已导通的的晶闸管断流，要妥当处理主回路中的电感储存的一部分能量回馈给电网，其余部分消耗在电机上，直到储存的能量释放完，主回路电流变为零，使原晶闸管恢复阻断能力，随后再开通

5、原来封锁着的那组桥的晶闸管，使其触发导通。 图2 逻辑无环流可逆调速系统原理图ASR速度调节器ACR1ACR2正反组电流调节器GTF、GTR正反组整流装置VF、VR正反组整流桥DLC无环流逻辑控制器HX推装置TA交流互感器TG测速发电机M工作台电动机LB电流变换器AR反号器GL过流保护环节这种逻辑无环流系统有一个转速调节器ASR，一个反号器AR，采用双电流调节器1ACR和2ACR，双触发装置GTF和GTR结构。主电路采用两组晶闸管装置反并联线路，由于没有环流，不用再设置环流电抗器，但是为了保证稳定运行时的电流波形的连续，仍应保留平波电抗器，控制线路采用典型的转速电流双闭环系统，1ACR用来调节

6、正组桥电流，其输出控制正组触发装置GTF；2ACR调节反组桥电流，其输出控制反组触发装置GTR，1ACR的给定信号经反号器AR作为2ACR的给定信号,这样可使电流反馈信号的极性在正反转时都不必改变，从而可采用不反映极性的电流检测器，在逻辑无环流系统中设置的无环流逻辑控制器DLC，这是系统中关键部件。它按照系统的工作状态，指挥系统进行自动切换，或者允许正组触发装置发出触发脉冲而封锁反组，或者允许反组触发装置发出触发脉冲而封锁正组。在任何情况下，决不允许两组晶闸管同时开放，确保主电路没有产生环流的可能。1.4 DLC输入信号的选择逻辑控制器DLC有两个输入量：Ui*、Ui。两个输出量Ublf、Ub

7、lr.Ui*的极性恰好反映了电机电磁转矩方向的变化。采用Ui*作为逻辑控制环节的一个输入信号，称作“转矩极性鉴别信号”。 极性的变化不是充分条件，只是逻辑切换的必要条件。当正向制动开始时，极性由负变正，但当实际电流方向未变以前，仍需保持组VF开放，以使进行本桥逆变。只有在实际电流降到零后，才能给DLC发出命令，封锁正组，开放反（待逆变）组，使得以反向。通过反组进行逆变回馈制动。因此，零电流检测是DLC切换的另一个输入指令信号。第二章 DLC设计2.1切换条件1）切换条件：极性的改变与=0是DLC进行切换的充要条件。2）延时：逻辑切换指令发出后，并不能马上执行，还必须经过两段延时时间，以确保系统

8、的可靠工作，即：封锁延时=23ms,以防止本桥逆变颠覆。延时，ido可靠为0，再封锁脉冲。开放延时tdl=57ms,因为在封锁触发脉冲后已导通的晶闸管要过一段时间后才能关断，再过一段时间才能恢复阻断能力。否则，可能造成两组晶闸管同时导通，产生环流短路事故。3）“多1”保护：逻辑输出Ublf和Ublr之间必须有相互联锁的保护。即“多1”保护决不允许两组脉冲同时开放 2.2 DLC切换分析目前，该系统采用单脉实现控制，DLC用程序实现切换流程，如下：极性变化电流过零发出逻辑切换指令延时=23ms封锁本组脉冲延时=57ms 开放它组脉冲互锁保护继续开放本组脉冲NONOYESYES过小的会造成两组切换

9、失败。但过大的将导致切换时间拖长，增加切换调节死区，影响系统过渡过程的快速性。由上述对DLC要求如下：1） 由反映转矩方向的电路给定信号的极性和零电流检测信号共同发出逻辑切换指令。当改变极性且发出零电流信号时，允许封锁原工作组，开放另一组。2） 发出切换指令后，必须才能封锁原导通组脉冲，再经过后，才能开放另一组脉冲。3） 无论任何情况下，两组晶闸管绝对不允许同时加触脉冲，当一组工作时，另一组的触发脉冲。 （带正反馈运放构成） 结构图转矩鉴别器DPT有图知闭环：K运放开环放大倍数，正反馈系数 当K一定时，若，则放大器工作在继电状态，其输入输出特性会出现回环。其宽度为、正向和负向饱和输出电压输出由

10、正翻到负所需最小输入电压输出由负翻到正所需最小输入电压2.3框图由电平检测、逻辑运算电路、延时电路、逻辑保护四部分就构成了无环流逻辑装置。实现DLC原理图：电平检测逻辑判断延时电路“多1”联锁保护转矩极性变化主电路零电流信号VF 控制正组脉冲VR 控制反组脉冲2.4 DLC具体设计2.4.1电平检测器逻辑装置的输入有两个：一是反映转矩极性信号的转速调节器输出，二是来自电流检测装置反映零电流信号的，他们都是连续变化的模拟量，而逻辑运算电路需要高、低电位两个状态的数字量。电平检测器的任务就是将模拟量转换成数字量，也就是转换成“0”状态（将输入转换成近似为输出）或“1”状态（将输入转换成近似为输出）

11、。采用射极偶合触发器作电平检测器。为了提高信号转换的灵敏度，前面还加了一级差动放大和一级射极跟随器。其原理图见图2-4-1。图2-4-1电平检测器原理图电平检测器的输入输出特性如图2-4-2所示，具有回环特性。由于转速调节器的输出和电流检测装置输出都具有交流分量，除入口有滤波外，电平检测需要具有一定宽度的回环特性，以防止由于交流分量使逻辑装置误动作，本系统电平检测回环特性的动作电压，释放电压。调整回环的宽度可通过改变射极偶合触发器的集电极电阻实现。 图2-4-2电平检测器输入输出特性转矩极性鉴别器的输入信号为转速调节器的输出，其输出为。电机正转时为负，为低电位（“0”态），反转时为正，为高电位

12、（“1”态）。零电流检测器的输入信号为电流检测装置的零电流信号，其输出为。有电流时为正，为高电位（“1”态），无电流时为0，为低电位（“0”态）。2.4.2逻辑运算电路的输入是转速极性鉴别器的输出和零电流检测器输出。系统在各种运行状态时，和有不同的极性状态（“0”态或“1”态），根据运行状态的要求经过逻辑运算电路切换其输出去封锁脉冲信号的状态（“0”态或“1”态），由于采用的是锗管触发器，当封锁信号为正电位（“1”态）时脉冲被封锁，低电位（“0”态）时脉冲开放。利用逻辑代数的数学工具，可以设计出具有一定功能的逻辑运算电路。设正转时为负，为“0”；反转时为正，为“1”；有电流时为正，为“1”；无

13、电流时为负，为“0”。代表正组脉冲封锁信号，为“1”时脉冲封锁，为“0”时脉冲开放。代表反组脉冲封锁信号，为“1”时脉冲封锁，为“0”时脉冲开放。、表示“1”，、表示“0”。按系统运行状态，可列出各量要求的状态，如表4-1所示，并根据封锁条件列出逻辑代数式。表2-4 逻辑判断电路各量要求的状态运 行 状 态 正向起动，I=00001 正向运行，I有0101 正向制动，I有1101 正向制动，I=01010 反向起动，I=01010 反向运行，I有1110 反向制动，I有0110 反向制动，I00001根据正组封锁条件： （2-1）根据反组封锁条件： （2-2）逻辑运算电路采用分立元件，用或非门

14、电路较简单，故将上述（2-1）式和（2-2）式最小化，最后化成或非门的形式。 （2-3） （2-4）根据（2-3）、（2-4）式可画得逻辑运算电路，如图2-4-3所示，它由四个或非门电路组成。依靠它来保证两组整流桥的互锁，并自动实现零电流时相互切换。图2-4-3 逻辑运算电路现举例说明其切换过程，例如，整流装置原来正组工作，这时逻辑电路各点状态如图3-4中“1”、“0”所示。图2-4-4或非门电路现在要求整流装置从正组切换到反组，首先是转矩极性信号改变极性，由“0”变到“1”，在正组电流未衰减到0以前，逻辑电路的输出仍维持原状（为“0”，正组开放。为“1”，反组封锁）。只有当正组电流衰减到零，

15、零电流检测器的状态改变后，逻辑电路输出才改变状态，实现零电流切换，这是逻辑电路各点状态如图2-4-3所示。或非门电路如图2-4-4所示。采用锗二极管2AP13和硅开关三极管3DK4C是为了减小正向管压降。2.4.3延时电路 前面的逻辑运算电路保证零电流切换，但仅仅采用零电流切换是不够的。因为零电流检测装置的灵敏度总是有限的，零电流检测装置变成“0”态的瞬间，不一定原来开放组的晶闸管已经断流。因此必须在切换过程中设置两段延时即封锁延时和开放延时，避免由于正反组整流装置同时导通而造成短路。根据这个要求，逻辑装置在逻辑电路后面接有延时电路。延时电路如图2-4-5所示，其图2-4-5延时电路工作原理如

16、下：当延时电路输入为“0”时，输出亦为“0”态（截止、导通），相应的整流桥脉冲开放。当输入由“0”变为“1”时，电容C经充电，经一定延时后，导通，截止，即输出由“0”延时变“1”。相应的整流桥脉冲延时封锁。其延时时间由决定，这里整定为。当输入出“1”变“0”时，电容C的电荷要经过和基射极回路放电，经一定延时后，截止，导通，即输出由“1”延时变“0”。相应的整流桥脉冲延时开放。其延时时间由参数决定，这里整定为，这样就满足了“延时封锁”、“延时开放”的要求。2.4.4逻辑保护 逻辑电路正常工作时，两个输出端总是一个高电位，一个低电位，确保任何时候两组整流一组导通，另一组则封锁。但是当逻辑电路本身发

17、生故障，一旦两个输出端均出现低电位时，两组整流装置就会同时导通而造成短路事故。为了避免这种事故，设计有逻辑保护环节，如图2-4-6所示。逻辑保护环节截取了逻辑运算电路经延时电路后的两个输入信号作为一个或非门的输入信号。当正常工作时，两个输入信号总是一个是高电位，另一个是低电位。或非门输出总是低电位，它不影响脉冲封锁信号的正常输出，但一旦两个输入信号均为低电位时，它输出一个高电位，同时加到两个触发器上，将正反两组整流装置的触发脉冲全部封锁了，使系统停止工作，起到可靠的保护作用。图2-4-6逻辑保护装置结构图第三章 设计总结通过这次逻辑无环流可逆V-M调速系统及逻辑切换单元DLC设计设计的课程设计，我对逻辑无环流可逆