机组实验报告四—非常简单CPU数据通路设计

1、非常简单 CPU 数据通路设计实验目的：1. 掌握 CPU的设计步骤2. 学会芯片的运用及其功能即是本次实验的主要内容是利用 Quarters2仿真平台设计非常简单的 CPU 的数据通路，加深对 CPU 的分析和理解。实验方法 ：在 Quarter2环境下实现非常简单CPU 数据通路的设计实验内容：绘制非常简单 CPU 的寄存器：一个 8 位累加器 AC ，一个 6 位的地址寄存器 AR ，一个 6 位的程序计数器 PC，一个 8 位的数据寄存器 DR，一个 2 位的指令寄存器 IR。其数据通路详见教材 P。注： 6 位寄存器、 6 位计数器两个元件的设计文件：reg6.gdf 和 cou6.

2、gdf 已经给出。1、零件制作6位寄存器 reg6.gdf（自行设计）6位计数器 cou6.gdf（自行设计）8位寄存器（可选择 74 系列宏函数 74273）8位计数器（由两个 74161 构成）2位寄存器（由 D 触发器构成，自行设计）6三态缓冲器（自行设计，可由 74244 内部逻辑修改而成）8三态缓冲器（选择 74 系列宏函数 74244，或作修改）alu 模块 （自行设计，限于时间，其内部逻辑不作要求）2、选择器件，加入数据通路顶层图8位累加器 AC ：选择 8 位计数器6位地址寄存器 AR ：reg66位的程序计数器 PC：cou68位的数据寄存器 DR：选择 8 位寄存器2位的指

3、令寄存器 IR：选择 2 位寄存器3、为 PC、 DR 加入三态缓冲器。4、调整版面大小，器件位置。5、设计地址引脚、数据引脚、8 位内部总线，加入数据引脚到内部总线的缓冲器。6、连接各器件之间以及到内部总线的线路，设计并标注各控制信号。7、（选做）编译之后，给出微操作AR-PC 的测试方法及仿真结果。8、实验报告中应给出各元部件的实现方法、内部逻辑贴图、打包符号说明及顶层的“非常简单 CPU”数据通路图。实验步骤与具体过程分析基于前面非常简单 CPU 的讲解，我掌握了非常简单 CPU 的指令集结构及非常简单 CPU 的指令读取过程和执行过程，本次实验是在上次实验的基础之上完成非常简单 CPU

4、 数据通路的设计，其步骤如下：（ 1）、AC 累加器原理图如下：打包框图如下：分析 : 8 位累加器 AC 是由 8 位计数器（ cou8）组成。（ 2）、6 位地址寄存器 AR 设计如下（此电路图老师已给出） ：打包打包框图 AR 如下：分析：6 位地址寄存器 AR 是由六位寄存器reg6 组成。（ 3）、程序计数器 PC 如下：（此电路图老师已给出）打包框图如下：分析： 6 位的程序计数器PC 是由六位计数器cou6 组成。（ 4）、八位地址寄存器DR 如下 :打包框图如下：分析： 8 位的数据寄存器DR 是由 8 位寄存器 reg8 组成。（ 5）、两位高地址寄存器IR 的设计如下：打包

5、后得电路图如下：分析 : 2 位的指令寄存器 IR 是由 2 位寄存器（ reg2）组成。（ 6）、控制 8 位地址总线 DRBUS 的三态缓冲器电路如下：打包框图如下：同理有控制 6 位地址总线 PCBUS 的三态缓冲器：打包框图如下：（ 7）、最重要的部分 ALU 设计如下：由于此模块本实验中没有要求，自行设计，内部逻辑不作要求，故按如下设计：由一个八与门电路和并行加法器连入一个 16 位输入的数据选择器，在受到 SEL和 GN 控制时分别选择and8 或者并行加法器得到的结果并送到AC 的输入端打包后得框图如下：分析：其中八输入与门为下图：并行加法器的电路为下图：十六位数据选择器的电路为

6、下图：（ 8）、简单 CPU 数据通路设计：首先调整版面大小，器件位置；然后设计地址引脚、数据引脚、 8 位内部总线，加入数据引脚到内部总线的缓冲器；最后连接各器件之间以及到内部总线的线路，设计并标注各控制信号（修改名称后即是cou8 为 AC ；reg6 为 AR ；cou6 为PC；reg8 为 DR； reg2 为 IR）最后得到简单CPU 设计数据通路如下：到此为止基本上完成实验，非常简单的 CPU 数据通路已经设计完毕接下来进行波形仿真，仿真波形如下图所示：分析：从图中可以看出当 PC 输入为 100011 时 AR 的输出也为 10011，即该 CPU 实现了 PC 到 AR 的功

7、能。 CPU 功能验证完毕！实验结论：整体来看，非常简单 CPU 的设计基本完工，但是有些地方不够完善，所以还没能够实现所有的功能。 （比如没有 memory 的设计，无法在平台的实验箱上下载运行观察 CPU 的运行过程）实验感想：1.本次实验是在对非常简单 CPU 的设计的理解上完成的，其中运用到了很多数字电路方面的知识，所以这对知识的融会贯通很有好处。2.设计该非常简单 CPU 时比较难的地方就是 ALU 部分，这里用到了并行加法器，数据选择器和门电路的等，由于在 EDA 实验时在这方面已经做了相关的实验，所以在实验时还算过得去，但是仍有部分地方的设计有所生疏，并不是很顺畅，看得加强这方面的训练才能顺利完成实验。总之，通过这次实验后对非常简单的 CPU 有了更加深刻的了解，上次实验通过模拟形