EDA技术与应用电子

1、2021-4-251 目 录 第1章 EDAEDA技术概述技术概述 第2章 EDAEDA工具软件使用方法工具软件使用方法 第3章 VHDL 第4章 VerilogHDL 第5章 常用工具软件 第6章 可编程逻辑器件 第7章技术的应用 2021-4-252 第1章 EDAEDA技术概述技术概述 1.1 1.1 EDAEDA技术及发展技术及发展 1.2 1.2 EDAEDA设计流程设计流程 1.3 1.3 硬件描述语言硬件描述语言HDLHDL 1.4 1.4 可编程逻辑器件可编程逻辑器件 1.5 1.5 常用常用EDAEDA工具工具 2021-4-253 第第2 2章章 EDAEDA工具软件的使用

2、方法工具软件的使用方法 2.1 2.1 Quartus Quartus 的安装的安装 2.2 2.2 Quartus Quartus 软件的主界面软件的主界面 2.3 2.3 Quartus Quartus 图形编辑输入法图形编辑输入法 2.4 2.4 MAX+PLUS MAX+PLUS 设计项目的转换设计项目的转换 2.5 2.5 Quartus Quartus 宏功能模块的使用方法宏功能模块的使用方法 2.6 2.6 嵌入式逻辑分析仪的使用方法嵌入式逻辑分析仪的使用方法 2021-4-254 第第3 3章章 VHDL VHDL 3.1 3.1 VHDLVHDL基础知识基础知识 3.2 3.

3、2 VHDLVHDL语言要素语言要素 3.3 3.3 VHDLVHDL顺序语句顺序语句 3.4 3.4 VHDLVHDL并行语句并行语句 3.5 3.5 VHDLVHDL库和程序包库和程序包 3.6 3.6 VHDLVHDL设计流程设计流程 2021-4-255 第第4 4章章 Verilog HDL Verilog HDL 4.1 4.1 Verilog HDLVerilog HDL入门入门 4.2 4.2 Verilog HDLVerilog HDL的词法的词法 4.3 4.3 Verilog HDLVerilog HDL的语句的语句 4.4 4.4 不同抽象级别的不同抽象级别的Veril

4、og HDLVerilog HDL模型模型 4.5 4.5 Verilog HDLVerilog HDL设计流程设计流程 2021-4-256 第第5 5章章 常用常用EDAEDA工具软件工具软件 5.1 5.1 ModelSim ModelSim 5.2 5.2 基于基于Matlab/DSP BuilderMatlab/DSP Builder的的DSPDSP模块设计模块设计 5.3 5.3 Nios IINios II嵌入式系统开发软件嵌入式系统开发软件 2021-4-257 第第6 6章章 可编程逻辑器件可编程逻辑器件 6.1 6.1 可编程逻辑器件的基本原理可编程逻辑器件的基本原理 6.

5、2 6.2 可编程逻辑器件的设计技术可编程逻辑器件的设计技术 6.3 6.3 可编程逻辑器件的编程与配置可编程逻辑器件的编程与配置 2021-4-258 第7章 EDA技术的应用 7.1 7.1 组合逻辑电路设计应用组合逻辑电路设计应用 7.2 7.2 时序逻辑电路设计应用时序逻辑电路设计应用 2021-4-259 第1 1章 EDAEDA技术概述 1.1 1.1 EDAEDA技术及发展技术及发展 20世纪末，数字电子技术得到飞速发展，有力地推动了社会世纪末，数字电子技术得到飞速发展，有力地推动了社会 生产力的发展和社会信息化的提高。在其推动下，数字电子技生产力的发展和社会信息化的提高。在其推

6、动下，数字电子技 术的应用已经渗透到人类生活的各个方面。从计算机到手机，术的应用已经渗透到人类生活的各个方面。从计算机到手机， 从数字电话到数字电视，从家用电器到军用设备，从工业自动从数字电话到数字电视，从家用电器到军用设备，从工业自动 化到航天技术，都尽可能采用数字电子技术。化到航天技术，都尽可能采用数字电子技术。 本章介绍本章介绍EDA技术的发展、技术的发展、EDA设计流程以及设计流程以及EDA技技 术涉及的领域。术涉及的领域。 2021-4-2510 微电子技术，即大规模集成电路加工技术的进步微电子技术，即大规模集成电路加工技术的进步 是现代数字电子技术发展的基础。目前，在硅片单是现代数

7、字电子技术发展的基础。目前，在硅片单 位面积上集成的晶体管数量越来越多，位面积上集成的晶体管数量越来越多，19781978年推出年推出 的的80868086微处理器芯片集成的晶体管数是微处理器芯片集成的晶体管数是4 4万只，到万只，到 20002000年推出的年推出的Pentium 4 Pentium 4 微处理器芯片的集成度达微处理器芯片的集成度达 42004200万只晶体管，万只晶体管，20052005年生产可编程逻辑器件（年生产可编程逻辑器件（PLDPLD） 的集成度达到的集成度达到5 5亿只晶体管，包含的逻辑元件亿只晶体管，包含的逻辑元件 （Logic ElementsLogic El

8、ements，LEsLEs）有）有1818万个，万个，20062006年生产的年生产的 PLDPLD中的中的LEsLEs达到达到3333万个，而万个，而20092009年生产的年生产的PLDPLD中的中的 LEsLEs达到达到8484万个，集成度达到万个，集成度达到2525亿只晶体管。亿只晶体管。 原来原来 需要成千上万只电子元件组成的一台计算机主板或需要成千上万只电子元件组成的一台计算机主板或 彩色电视机电路，而现在仅用几片超大规模集成电彩色电视机电路，而现在仅用几片超大规模集成电 路就可以代替，现代集成电路已经能够实现单片电路就可以代替，现代集成电路已经能够实现单片电 子系统子系统SOCS

9、OC（System On a ChipSystem On a Chip）的功能。）的功能。 2021-4-2511 现代电子设计技术的核心是现代电子设计技术的核心是EDA（Electronic Design Automation）技术。）技术。EDA技术就是依靠功能技术就是依靠功能 强大的电子计算机，在强大的电子计算机，在EDA工具软件平台上，对以工具软件平台上，对以 硬件描述语言硬件描述语言HDL（Hardware Description Language）为系统逻辑描述手段完成的设计文件，）为系统逻辑描述手段完成的设计文件， 自动地完成逻辑编译、化简、分割、综合、优化、自动地完成逻辑编译、

10、化简、分割、综合、优化、 仿真，直至下载到可编程逻辑器件仿真，直至下载到可编程逻辑器件CPLD/FPGA或或 专用集成电路专用集成电路ASIC（Application Specific Integrated Circuit）芯片中，实现既定的电子电路）芯片中，实现既定的电子电路 设计功能。设计功能。EDA技术使得电子电路设计者的工作仅技术使得电子电路设计者的工作仅 限于利用硬件描述语言和限于利用硬件描述语言和EDA软件平台来完成对系软件平台来完成对系 统硬件功能的实现，极大地提高了设计效率，减少统硬件功能的实现，极大地提高了设计效率，减少 设计周期，节省设计成本。设计周期，节省设计成本。 20

11、21-4-2512 EDA是在是在20世纪世纪90年代初从计算机辅助设计年代初从计算机辅助设计 （CAD）、计算机辅助制造（）、计算机辅助制造（CAM）、计算机辅助）、计算机辅助 测试（测试（CAT）和计算机辅助工程（）和计算机辅助工程（CAE）的概念发展）的概念发展 而来的。一般把而来的。一般把EDA技术的发展分为技术的发展分为CAD、CAE和和 EDA三个阶段。三个阶段。 CAD（Computer Aided Design）是）是EDA技术发技术发 展的早期阶段，在这个阶段，人们开始利用计算机取展的早期阶段，在这个阶段，人们开始利用计算机取 代手工劳动。但当时的计算机硬件功能有限，软件功代

12、手工劳动。但当时的计算机硬件功能有限，软件功 能较弱，人们主要借助计算机对所设计的电路进行一能较弱，人们主要借助计算机对所设计的电路进行一 些模拟和预测，辅助进行集成电路版图编辑、印刷电些模拟和预测，辅助进行集成电路版图编辑、印刷电 路板路板PCB（Printed Circuit Board）布局布线等简单）布局布线等简单 的版图绘制等工作。的版图绘制等工作。 2021-4-2513 CAE（Computer Aided Engineering）是在）是在CAD 的工具逐步完善的基础上发展起来的，尤其是人们的工具逐步完善的基础上发展起来的，尤其是人们 在设计方法学、设计工具集成化方面取得了长足

13、的在设计方法学、设计工具集成化方面取得了长足的 进步，可以利用计算机作为单点设计工具，并建立进步，可以利用计算机作为单点设计工具，并建立 各种设计单元库，开始用计算机将许多单点工具集各种设计单元库，开始用计算机将许多单点工具集 成在一起使用，大大提高了工作效率。成在一起使用，大大提高了工作效率。 20世纪世纪90年代以来，微电子工艺有了惊人的发年代以来，微电子工艺有了惊人的发 展，工艺水平已经达到了展，工艺水平已经达到了4545纳米级，在一个芯片上纳米级，在一个芯片上 已经可以集成上百万乃至数亿只晶体管，芯片速度已经可以集成上百万乃至数亿只晶体管，芯片速度 达到了吉比特达到了吉比特/秒量级，百

14、万门以上的可编程逻辑器秒量级，百万门以上的可编程逻辑器 件陆续面世，这样就对电子设计的工具提出了更高件陆续面世，这样就对电子设计的工具提出了更高 的要求，提供了广阔的发展空间，的要求，提供了广阔的发展空间， 2021-4-2514 促进了促进了EDA技术的形成。特别重要的是世界各技术的形成。特别重要的是世界各EDA 公司致力推出兼容各种硬件实现方案和支持标准硬件公司致力推出兼容各种硬件实现方案和支持标准硬件 描述语言的描述语言的EDA工具软件，都有效地将工具软件，都有效地将EDA技术推技术推 向成熟。向成熟。 今天，今天，EDA技术已经成为电子设计的重要工具，技术已经成为电子设计的重要工具，

15、无论是设计芯片还是设计系统，如果没有无论是设计芯片还是设计系统，如果没有EDA工具的工具的 支持都将是难以完成的。支持都将是难以完成的。EDA工具已经成为现代电路工具已经成为现代电路 设计师的重要武器，正在起作越来越重要的作用。设计师的重要武器，正在起作越来越重要的作用。 2021-4-2515 设计准备设计准备 设计输入设计输入 原理图原理图 硬件描述语言硬件描述语言 波形图波形图 功能仿真功能仿真 设计处理设计处理 优化、综合优化、综合 适配、分割适配、分割 布局、布线布局、布线 时序仿真时序仿真 器件编程器件编程 器件测试器件测试 设计完成设计完成 1.2 EDA1.2 EDA设计流程设

16、计流程 2021-4-2516 1.2.1 设计准备设计准备 设计准备是指设计者在进行设计之前，依据任务要求，确设计准备是指设计者在进行设计之前，依据任务要求，确 定系统所要完成的功能及复杂程度，器件资源的利用、成本定系统所要完成的功能及复杂程度，器件资源的利用、成本 等所要做的准备工作，如进行方案论证、系统设计和器件选等所要做的准备工作，如进行方案论证、系统设计和器件选 择等。择等。 1.2.2 设计输入设计输入 设计输入设计输入-将设计的系统或电路以开发软件要求的某将设计的系统或电路以开发软件要求的某 种形式表示出来，并送入计算机的过程。种形式表示出来，并送入计算机的过程。 设计输入形式设

17、计输入形式 文本方式设计输入方式文本方式设计输入方式 图形设计输入方式图形设计输入方式 文本、图形两者混合的设计输入方式。文本、图形两者混合的设计输入方式。 2021-4-2517 1. 原理图或图形输入方式原理图或图形输入方式 这是一种最直接的设计输入方式，它使用软件这是一种最直接的设计输入方式，它使用软件 系统提供的元器件库及各种符号和连线画出原理图，系统提供的元器件库及各种符号和连线画出原理图， 形成原理图输入文件。这种方式大多用在对系统及形成原理图输入文件。这种方式大多用在对系统及 各部分电路很熟悉的情况，或在系统对时间特性要各部分电路很熟悉的情况，或在系统对时间特性要 求较高的场合。

18、优点是容易实现仿真，便于信号的求较高的场合。优点是容易实现仿真，便于信号的 观察和电路的调整。观察和电路的调整。 2021-4-2518 2. 硬件描述语言输入方式硬件描述语言输入方式 硬件描述语言有普通硬件描述语言和行为描述语言，硬件描述语言有普通硬件描述语言和行为描述语言， 它们用文本方式描述设计和输入。普通硬件描述语言它们用文本方式描述设计和输入。普通硬件描述语言 有有AHDL、CUPL等，它们支持逻辑方程、真值表、等，它们支持逻辑方程、真值表、 状态机等逻辑表达方式。状态机等逻辑表达方式。 行为描述语言是目前常用的高层硬件描述语言，行为描述语言是目前常用的高层硬件描述语言， 有有VHD

19、L和和Verilog HDL等，它们具有很强的逻辑描等，它们具有很强的逻辑描 述和仿真功能，可实现与工艺无关的编程与设计，可述和仿真功能，可实现与工艺无关的编程与设计，可 以使设计者在系统设计、逻辑验证阶段便确立方案的以使设计者在系统设计、逻辑验证阶段便确立方案的 可行性，而且输入效率高，在不同的设计输入库之间可行性，而且输入效率高，在不同的设计输入库之间 转换也非常方便。运用转换也非常方便。运用VHDL、Verilog HDL硬件描硬件描 述语言进行设计已是当前的趋势述语言进行设计已是当前的趋势。 2021-4-2519 3. 波形输入方式波形输入方式 波形输入主要用于建立和编辑波形设计文件

20、以及输波形输入主要用于建立和编辑波形设计文件以及输 入仿真向量和功能测试向量。波形设计输入适合用于入仿真向量和功能测试向量。波形设计输入适合用于 时序逻辑和有重复性的逻辑函数，系统软件可以根据时序逻辑和有重复性的逻辑函数，系统软件可以根据 用户定义的输入用户定义的输入/输出波形自动生成逻辑关系。输出波形自动生成逻辑关系。 波形编辑功能还允许设计者对波形进行拷贝、剪波形编辑功能还允许设计者对波形进行拷贝、剪 切、粘贴、重复与伸展。从而可以用内部节点、触发切、粘贴、重复与伸展。从而可以用内部节点、触发 器和状态机建立设计文件，并将波形进行组合，显示器和状态机建立设计文件，并将波形进行组合，显示 各

21、种进制的状态值。还可以通过将一组波形重叠到另各种进制的状态值。还可以通过将一组波形重叠到另 一组波形上，对两组仿真结果进行比较。一组波形上，对两组仿真结果进行比较。 2021-4-2520 1.2.3 设计处理设计处理 这是这是EDA设计中的核心环节。在设计处理阶段，设计中的核心环节。在设计处理阶段， 编译软件将对设计输入文件进行逻辑化简、综合和编译软件将对设计输入文件进行逻辑化简、综合和 优化，并适当地用一片或多片器件自动地进行适配，优化，并适当地用一片或多片器件自动地进行适配， 最后产生编程用的编程文件。设计处理主要包括设最后产生编程用的编程文件。设计处理主要包括设 计编译和检查、逻辑优化

22、和综合、适配和分割、布计编译和检查、逻辑优化和综合、适配和分割、布 局和布线、生成编程数据文件等过程。局和布线、生成编程数据文件等过程。 2021-4-2521 1. 1. 设计编译和检查设计编译和检查 设计输入完成之后，立即进行编译。在编译过设计输入完成之后，立即进行编译。在编译过 程中首先进行语法检验，如检查原理图的信号线有程中首先进行语法检验，如检查原理图的信号线有 无漏接，信号有无双重来源，文本输入文件中关键无漏接，信号有无双重来源，文本输入文件中关键 字有无错误等各种语法错误，并及时标出错误的位字有无错误等各种语法错误，并及时标出错误的位 置信息报告，供设计者修改。然后进行设计规则检

23、置信息报告，供设计者修改。然后进行设计规则检 验，检查总的设计有无超出器件资源或规定的限制验，检查总的设计有无超出器件资源或规定的限制 并将编译报告列出，指明违反规则和潜在不可靠电并将编译报告列出，指明违反规则和潜在不可靠电 路的情况以供设计者纠正路的情况以供设计者纠正 . 2021-4-2522 2. 逻辑优化和综合逻辑优化和综合 逻辑优化是化简所有的逻辑方程或用户自建的宏，逻辑优化是化简所有的逻辑方程或用户自建的宏， 使设计所占用的资源最少。综合的目的是将多个模块使设计所占用的资源最少。综合的目的是将多个模块 化设计文件合并为一个网表文件，并使层次设计平面化设计文件合并为一个网表文件，并使

24、层次设计平面 化（即展平）。化（即展平）。 3. 适配和分割适配和分割 在适配和分割过程，确定优化以后的逻辑能否与在适配和分割过程，确定优化以后的逻辑能否与 下载目标器件下载目标器件CPLD或或FPGA中的宏单元和中的宏单元和I/O单元适单元适 配，然后将设计分割为多个便于适配的逻辑小块形式配，然后将设计分割为多个便于适配的逻辑小块形式 映射到器件相应的宏单元中。如果整个设计不能装入映射到器件相应的宏单元中。如果整个设计不能装入 一片器件时，可以将整个设计自动分割成多块并装入一片器件时，可以将整个设计自动分割成多块并装入 同一系列的多片器件中去。同一系列的多片器件中去。 2021-4-2523

25、 4. 布局和布线布局和布线 布局和布线工作是在设计检验通过以后由软件自动布局和布线工作是在设计检验通过以后由软件自动 完成的，它能以最优的方式对逻辑元件布局，并准确完成的，它能以最优的方式对逻辑元件布局，并准确 地实现元件间的布线互连。布局和布线以后地实现元件间的布线互连。布局和布线以后,软件会自软件会自 动生成布线报告，提供有关设计中各部分资源的使用动生成布线报告，提供有关设计中各部分资源的使用 情况等信息。情况等信息。 5. 生成编程数据文件（生成编程数据文件（JED文件）文件） 设计处理的最后一步是产生可供器件编程使用的设计处理的最后一步是产生可供器件编程使用的 数据文件。对数据文件。

26、对CPLD来说，是产生熔丝图文件，即来说，是产生熔丝图文件，即 JEDEC文件（电子器件工程联合会制定的标准格式，文件（电子器件工程联合会制定的标准格式， 简称简称JED文件）；对于文件）；对于FPGA来说，是生成位流数据来说，是生成位流数据 文件文件(Bit-stream Generation)。 2021-4-2524 1.2.4 设计校验设计校验 设计校验过程包括功能仿真和时序仿真，这两项设计校验过程包括功能仿真和时序仿真，这两项 工作是在设计处理过程中同时进行的。功能仿真是在工作是在设计处理过程中同时进行的。功能仿真是在 设计输入完成之后，选择具体器件进行编译之前进行设计输入完成之后，

27、选择具体器件进行编译之前进行 的逻辑功能验证，因此又称为前仿真。此时的仿真没的逻辑功能验证，因此又称为前仿真。此时的仿真没 有延时信息或者有由系统添加的微小标准延时，这对有延时信息或者有由系统添加的微小标准延时，这对 于初步的功能检测非常方便。于初步的功能检测非常方便。 时序仿真是在选择了具体器件并完成布局、布线时序仿真是在选择了具体器件并完成布局、布线 之后进行的时序关系仿真，因此又称为后仿真或延时之后进行的时序关系仿真，因此又称为后仿真或延时 仿真。在设计处理以后，对系统和各模块进行时序仿仿真。在设计处理以后，对系统和各模块进行时序仿 真，分析其时序关系，估计设计的性能以及检查和消真，分析

28、其时序关系，估计设计的性能以及检查和消 除竞争冒险等。除竞争冒险等。 2021-4-2525 1.2.5 器件编程器件编程 编程是指将设计处理中产生的编程数据文件通过编程是指将设计处理中产生的编程数据文件通过 软件放到具体的可编程逻辑器件中去。对软件放到具体的可编程逻辑器件中去。对CPLD器件器件 来说是将来说是将JED文件下载（文件下载（Down Load）到）到CPLD器件器件 中去，对中去，对FPGA来说是将位流数据来说是将位流数据BG文件配置到文件配置到 FPGA中去。中去。 器件编程需要满足一定的条件，如编程电压、编器件编程需要满足一定的条件，如编程电压、编 程时序和编程算法等。普通

29、的程时序和编程算法等。普通的CPLD器件和一次性编器件和一次性编 程的程的FPGA需要专用的编程器完成器件的编程工作。需要专用的编程器完成器件的编程工作。 基于基于SRAM的的FPGA可以由可以由EPROM或其他存储体进或其他存储体进 行配置。在系统的可编程器件（行配置。在系统的可编程器件（ISP-PLD）则不需要）则不需要 专门的编程器，只要一根与计算机互连的下载编程电专门的编程器，只要一根与计算机互连的下载编程电 缆就可以了。缆就可以了。 2021-4-2526 1.2.6 器件测试和设计验证器件测试和设计验证 器件在编程完毕之后，可以用编译时产生的文件器件在编程完毕之后，可以用编译时产生

30、的文件 对器件进行检验、加密等工作，或采用边界扫描测对器件进行检验、加密等工作，或采用边界扫描测 试技术进行功能测试，测试成功后才完成其设计。试技术进行功能测试，测试成功后才完成其设计。 设计验证可以在设计验证可以在EDA硬件开发平台上进行。硬件开发平台上进行。 EDA硬件开发平台的核心部件是一片可编程逻辑器硬件开发平台的核心部件是一片可编程逻辑器 件件FPGA或或CPLD，再附加一些输入输出设备，如按，再附加一些输入输出设备，如按 键、数码显示器、指示灯、喇叭等，还提供时序电键、数码显示器、指示灯、喇叭等，还提供时序电 路需要的脉冲源。将设计电路编程下载到路需要的脉冲源。将设计电路编程下载到

31、FPGA或或 CPLD中后，根据中后，根据EDA硬件开发平台的操作模式要求，硬件开发平台的操作模式要求， 进行相应的输入操作，然后检查输出结果，验证设进行相应的输入操作，然后检查输出结果，验证设 计电路。计电路。 2021-4-2527 1.3 1.3 硬件描述语言硬件描述语言 硬件描述语言硬件描述语言HDL是是EDA技术中的重要组成部分，常技术中的重要组成部分，常 用的硬件描述语言有用的硬件描述语言有AHDL、VHDL和和Verilog HDL，而，而 VHDL和和Verilog HDL是当前最流行的并成为是当前最流行的并成为IEEE标准的硬标准的硬 件描述语言。件描述语言。 2021-4-

32、2528 VHDL是超高速集成电路硬件描述语言（是超高速集成电路硬件描述语言（Very-High- Speed Integrated Circuit Hardware Description Language）的缩写。）的缩写。 VHDL作为作为IEEE标准的硬件描述标准的硬件描述 语言和语言和EDA的重要组成部分，经过十几年的发展、应用的重要组成部分，经过十几年的发展、应用 和完善，以其强大的系统描述能力、规范的程序设计结和完善，以其强大的系统描述能力、规范的程序设计结 构、灵活的语言表达风格和多层次的仿真测试手段，在构、灵活的语言表达风格和多层次的仿真测试手段，在 电子设计领域受到了普遍的

33、认同和广泛的接受，成为现电子设计领域受到了普遍的认同和广泛的接受，成为现 代代EDA领域的首选硬件设计语言。专家认为，在新世纪领域的首选硬件设计语言。专家认为，在新世纪 中，中，VHDL与与Verilog语言将承担起几乎全部的数字系统语言将承担起几乎全部的数字系统 设计任务。设计任务。 1.3.1 VHDL1.3.1 VHDL 2021-4-2529 VHDL的特点的特点 1、VHDL具有强大的功能，覆盖面广，描述能力强。具有强大的功能，覆盖面广，描述能力强。 VHDL支持门级电路的描述，也支持以寄存器、存贮支持门级电路的描述，也支持以寄存器、存贮 器、总线及运算单元等构成的寄存器传输级电路的

34、器、总线及运算单元等构成的寄存器传输级电路的 描述，还支持以行为算法和结构的混合描述为对象描述，还支持以行为算法和结构的混合描述为对象 的系统级电路的描述。的系统级电路的描述。 2、VHDL有良好的可读性。它可以被计算机接受，有良好的可读性。它可以被计算机接受， 也容易被读者理解。用也容易被读者理解。用VHDL书写的源文件，既书写的源文件，既 是程序又是文档，既是工程技术人员之间交换信是程序又是文档，既是工程技术人员之间交换信 息的文件，又可作为合同签约者之间的文件。息的文件，又可作为合同签约者之间的文件。 2021-4-2530 3、VHDL具有良好的可移植性。作为一种已被具有良好的可移植性

35、。作为一种已被 IEEE承认的工业标准，承认的工业标准，VHDL事实上已成为通用事实上已成为通用 的硬件描述语言，可以在各种不同的设计环境和的硬件描述语言，可以在各种不同的设计环境和 系统平台中使用。系统平台中使用。 4、使用、使用VHDL可以延长设计的生命周期。用可以延长设计的生命周期。用VHDL 描述的硬件电路与工艺无关，不会因工艺而是描述描述的硬件电路与工艺无关，不会因工艺而是描述 过时。与工艺有关的参数可以通过过时。与工艺有关的参数可以通过VHDL提供的属提供的属 性加以描述，工艺改变时，只需要修改相应程序中性加以描述，工艺改变时，只需要修改相应程序中 属性参数即可。属性参数即可。 2

36、021-4-2531 5、VHDL支持对大规模设计的分解和已有设计的再支持对大规模设计的分解和已有设计的再 利用。利用。VHDL可以描述复杂的电路系统，支持对大可以描述复杂的电路系统，支持对大 规模设计的分解，由多人、多项目组来共同承担和规模设计的分解，由多人、多项目组来共同承担和 完成。标准化的规则和风格，为设计的再利用提供完成。标准化的规则和风格，为设计的再利用提供 了有力的支持。了有力的支持。 6、VHDL有利于保护知识产权。用有利于保护知识产权。用VHDL设计的专设计的专 用集成电路（用集成电路（ASIC），在设计文件下载到集成电路），在设计文件下载到集成电路 时可以采用一定保密措施，

37、使其不易被破译和窃取。时可以采用一定保密措施，使其不易被破译和窃取。 2021-4-2532 1.3.2 Verilog HDL1.3.2 Verilog HDL Verilog HDL也是目前应用最为广泛的硬件描述也是目前应用最为广泛的硬件描述 语言，并被语言，并被IEEE采纳为采纳为IEEE#1064-1995（即（即 Verilog-1995）标准，并于标准，并于20012001和和20052005分别升级为分别升级为 Verilog-2001Verilog-2001和和SysemVerilog-2005SysemVerilog-2005标准。标准。Verilog HDL可以用来进行各种

38、层次的逻辑设计，也可以进可以用来进行各种层次的逻辑设计，也可以进 行数字系统的逻辑综合、仿真验证和时序分析。行数字系统的逻辑综合、仿真验证和时序分析。 Verilog HDL适合算法级（适合算法级（Algorithm）、寄存器传输）、寄存器传输 级（级（RTL）逻辑级（）逻辑级（Logic）、门级（）、门级（Gate）和版图）和版图 级（级（Layout）等各个层次的电路设计和描述。）等各个层次的电路设计和描述。 2021-4-2533 采用采用Verilog HDL进行电路设计的最大优点是其进行电路设计的最大优点是其 与工艺无关性，这使得设计者在进行电路设计时可与工艺无关性，这使得设计者在进

39、行电路设计时可 以不必过多考虑工艺实现的具体细节，只需要根据以不必过多考虑工艺实现的具体细节，只需要根据 系统设计的要求施加不同的约束条件，即可设计出系统设计的要求施加不同的约束条件，即可设计出 实际电路。实际上，利用计算机的强大功能，在实际电路。实际上，利用计算机的强大功能，在 EDA工具的支持下，把逻辑验证与具体工艺库相匹工具的支持下，把逻辑验证与具体工艺库相匹 配，将布线及延迟计算分成不同的阶段来实现，从配，将布线及延迟计算分成不同的阶段来实现，从 而减少了设计者的繁重劳动。而减少了设计者的繁重劳动。 2021-4-2534 Verilog HDL和和VHDL都是用于电路设计的硬件描都是

40、用于电路设计的硬件描 述语言，并且都已成为述语言，并且都已成为IEEE标准。标准。Verilog HDL也具也具 有与有与VHDL类似的特点，稍有不同的是类似的特点，稍有不同的是Verilog HDL早早 在在1983年就已经推出，至今已有年就已经推出，至今已有20年的应用历史，因年的应用历史，因 而而Verilog HDL拥有广泛的设计群体，其设计资源比拥有广泛的设计群体，其设计资源比 VHDL丰富。另外丰富。另外Verilog HDL是在是在C语言的基础上演语言的基础上演 化而来的，因此只要具有化而来的，因此只要具有C语言的编程基础，就很容语言的编程基础，就很容 易学会并掌握这种语言。易学

41、会并掌握这种语言。 2021-4-2535 1.3.3 AHDL AHDL（Altera Hardware Description Language）是）是 Altera公司根据自己公司生产的公司根据自己公司生产的MAX系列器件和系列器件和FLEX系列器系列器 件的特点专门设计的一套完整的硬件描述语言。件的特点专门设计的一套完整的硬件描述语言。 AHDL是一种模块化的硬件描述语言，它完全集成于是一种模块化的硬件描述语言，它完全集成于 Altera公司的公司的MAX+plusII的软件开发系统中。的软件开发系统中。AHDL特别适特别适 合于描述复杂的组合电路、组（合于描述复杂的组合电路、组（gr

42、oup）运算以及状态机、真）运算以及状态机、真 值表和参数化的逻辑。用户可以通过值表和参数化的逻辑。用户可以通过MAX+plusII的软件开发的软件开发 系统对系统对AHDL源程序进行编辑，并通过对源文件的编译建立源程序进行编辑，并通过对源文件的编译建立 仿真、时域分析和器件编程的输出文件。仿真、时域分析和器件编程的输出文件。 AHDL的语句和元素种类齐全、功能强大，而且易于应的语句和元素种类齐全、功能强大，而且易于应 用。用户可以使用用。用户可以使用AHDL建立完整层次的工程设计项目，或者建立完整层次的工程设计项目，或者 在一个层次的设计中混合其他类型的设计文件，例如在一个层次的设计中混合其

43、他类型的设计文件，例如VHDL设设 计文件或计文件或Verilog HDL设计文件。设计文件。 2021-4-2536 可编程逻辑器件可编程逻辑器件PLD（Programmable Logic Device）是）是 一种半定制集成电路，在其内部集成了大量的门和触发器等一种半定制集成电路，在其内部集成了大量的门和触发器等 基本逻辑电路，用户通过编程来改变基本逻辑电路，用户通过编程来改变PLD内部电路的逻辑关内部电路的逻辑关 系或连线，就可以得到需要的设计电路。可编程逻辑器件的系或连线，就可以得到需要的设计电路。可编程逻辑器件的 出现，改变了传统的数字系统设计方法，其设计方法为采用出现，改变了传统

44、的数字系统设计方法，其设计方法为采用 EDA技术开创了广阔的发展空间，并极大地提高电路设计的技术开创了广阔的发展空间，并极大地提高电路设计的 效率。效率。 1.4 1.4 可编程逻辑器件可编程逻辑器件 2021-4-2537 在可编程逻辑器件在可编程逻辑器件PLD没有出现之前，数字系统没有出现之前，数字系统 的传统设计往往采用的传统设计往往采用“积木积木” 式的方法进行，实质上式的方法进行，实质上 是对电路板进行设计，通过标准集成电路器件搭建成是对电路板进行设计，通过标准集成电路器件搭建成 电路板来实现系统功能，即先由器件搭成电路板，再电路板来实现系统功能，即先由器件搭成电路板，再 由电路板搭

45、成系统。数字系统的由电路板搭成系统。数字系统的“积木块积木块”就是具有就是具有 固定功能的标准集成电路器件，如固定功能的标准集成电路器件，如TTL的的74/54系列、系列、 CMOS的的4000/4500系列芯片和一些固定功能的大规模系列芯片和一些固定功能的大规模 集成电路等，用户只能根据需要选择合适的集成电路集成电路等，用户只能根据需要选择合适的集成电路 器件，并按照此种器件推荐的电路搭成系统并调试成器件，并按照此种器件推荐的电路搭成系统并调试成 功。设计中，设计者没有灵活性可言，搭成的系统需功。设计中，设计者没有灵活性可言，搭成的系统需 要的芯片种类多且数目大。要的芯片种类多且数目大。 2

46、021-4-2538 PLD的出现，给数字系统的传统设计法带来新的的出现，给数字系统的传统设计法带来新的 变革。采用变革。采用PLD进行的数字系统设计，是基于芯片的进行的数字系统设计，是基于芯片的 设计或称之为设计或称之为“自底向上自底向上”（Bottom-Up）的设计，它）的设计，它 跟传统的积木式设计有本质的不同。它可以直接通过跟传统的积木式设计有本质的不同。它可以直接通过 设计设计PLD芯片来实现数字系统功能，将原来由电路板芯片来实现数字系统功能，将原来由电路板 设计完成的大部分工作放在设计完成的大部分工作放在PLD芯片的设计中进行。芯片的设计中进行。 这种新的设计方法能够由设计者根据实

47、际情况和要求这种新的设计方法能够由设计者根据实际情况和要求 定义器件的内部逻辑关系和管脚，这样可通过芯片设定义器件的内部逻辑关系和管脚，这样可通过芯片设 计实现多种数字系统功能，同时由于管脚定义的灵活计实现多种数字系统功能，同时由于管脚定义的灵活 性，不但大大减轻了系统设计的工作量和难度，提高性，不但大大减轻了系统设计的工作量和难度，提高 了工作效率，而且还可以减少芯片数量，缩小系统体了工作效率，而且还可以减少芯片数量，缩小系统体 积，降低能源消耗，提高系统的稳定性和可靠性。积，降低能源消耗，提高系统的稳定性和可靠性。 2021-4-2539 目前，可编程逻辑器件有许多品种。集成度是集成目前，

48、可编程逻辑器件有许多品种。集成度是集成 电路一项很重要的指标，可编程逻辑器件从集成密度电路一项很重要的指标，可编程逻辑器件从集成密度 上可分为低密度可编程逻辑器件上可分为低密度可编程逻辑器件LDPLD和高密度可编和高密度可编 程逻辑器件程逻辑器件HDPLD两类。两类。 PROM、PLA、PAL和和GAL是早期发展起来的是早期发展起来的 PLD，其集成密度一般小于，其集成密度一般小于700门（等效门）门（等效门）/片。它片。它 们同属于们同属于 LDPLD。 2021-4-2540 HDPLD包括可擦除可编程逻辑器件包括可擦除可编程逻辑器件EPLD （Erasable Programmable

49、Logic Device）、复杂可编）、复杂可编 程逻辑器件程逻辑器件CPLD（Complex PLD）和）和FPGA三种，其三种，其 集成密度大于集成密度大于700门门/片。随着集成工艺的发展，片。随着集成工艺的发展， HDPLD集成密度不断增加，性能不断提高。如集成密度不断增加，性能不断提高。如Altera 公司的公司的EPM9560，其密度为，其密度为12000门门/片，片，Lattice公司公司 的的pLSI/ispLSI3320为为14000门门/片等。目前集成度最高片等。目前集成度最高 的的HDPLD可达可达25万门万门/片以上。片以上。 2021-4-2541 目前常用的可编程逻

50、辑器件都是从与或阵列和门阵目前常用的可编程逻辑器件都是从与或阵列和门阵 列发展起来的，所以可以从结构上将其分为阵列型列发展起来的，所以可以从结构上将其分为阵列型 PLD和现场可编程门阵列型和现场可编程门阵列型FPGA两大类。两大类。 阵列型阵列型PLD的基本结构由与阵列和或阵列组成。简的基本结构由与阵列和或阵列组成。简 单单PLD（如（如PROM、PLA、PAL和和GAL等）、等）、EPLD 和和CPLD都属于阵列型都属于阵列型PLD。 FPGA具有门阵列的结构形式，它有许多可编程具有门阵列的结构形式，它有许多可编程 单元（或称逻辑功能块）排成阵列组成，这些逻辑单单元（或称逻辑功能块）排成阵列

51、组成，这些逻辑单 元的结构和与或阵列的结构不同，也称之为单元型元的结构和与或阵列的结构不同，也称之为单元型 PLD。 2021-4-2542 1.5 1.5 常用常用EDAEDA工具工具 用用EDA技术设计电路可以分为不同的技术环节，技术设计电路可以分为不同的技术环节， 每一个环节中必须有对应的软件包或专用的每一个环节中必须有对应的软件包或专用的EDA工工 具独立处理。具独立处理。EDA工具大致可以分为设计输入编辑工具大致可以分为设计输入编辑 器、仿真器、器、仿真器、HDL综合器、适配器（或布局布线器）综合器、适配器（或布局布线器） 以及下载器等以及下载器等5个模块。个模块。 2021-4-2

52、543 1.5.1 设计输入编辑器设计输入编辑器 通常专业的通常专业的EDA工具供应商或各可编程逻辑器件厂工具供应商或各可编程逻辑器件厂 商都提供商都提供EDA开发工具，在这些开发工具，在这些EDA开发工具中都含开发工具中都含 有设计输入编辑器，如有设计输入编辑器，如Xilinx公司的公司的Foundation、 Altera公司的公司的MAX+plusII等。等。 一般的设计输入编辑器都支持图形输入和一般的设计输入编辑器都支持图形输入和HDL文文 本输入。图形输入通常包括原理图输入、状态图输入本输入。图形输入通常包括原理图输入、状态图输入 和波形图输入三种常用方法。原理图输入方式沿用传和波形

53、图输入三种常用方法。原理图输入方式沿用传 统的数字系统设计方式，即根据设计电路的功能和控统的数字系统设计方式，即根据设计电路的功能和控 制条件，画出设计的原理图或状态图或波形图，然后制条件，画出设计的原理图或状态图或波形图，然后 在设计输入编辑器的支持下，将这些图形输入到计算在设计输入编辑器的支持下，将这些图形输入到计算 机中，形成图形文件。机中，形成图形文件。 2021-4-2544 1.5.2 仿真器仿真器 在在EDA技术中仿真的地位非常重要，行为模型的表技术中仿真的地位非常重要，行为模型的表 达、电子系统的建模、逻辑电路的验证以及门级系统达、电子系统的建模、逻辑电路的验证以及门级系统 的

54、测试，每一步都离不开仿真器的模拟检测。在的测试，每一步都离不开仿真器的模拟检测。在EDA 发展的初期，快速地进行电路逻辑仿真是当时的核心发展的初期，快速地进行电路逻辑仿真是当时的核心 问题，即使在现在，各个环节的仿真仍然是整个问题，即使在现在，各个环节的仿真仍然是整个EDA 设计流程中最重要、最耗时的一个步骤。因此，仿真设计流程中最重要、最耗时的一个步骤。因此，仿真 器的仿真速度、仿真的准确性和易用性成为衡量仿真器的仿真速度、仿真的准确性和易用性成为衡量仿真 器的重要指标。器的重要指标。 2021-4-2545 几乎每个EDA厂商都提供基于Verilog/VHDL 的仿真器。常用的仿真器有Mo

55、del Technology 公司的Modelsim，Cadence公司的Verilog- XL和NC-Sim，Aldec公司的Active HDL， Synopsys公司的VCS等。 1.5.3 HDL综合器综合器 硬件描述语言诞生的初衷是用于设计逻辑电硬件描述语言诞生的初衷是用于设计逻辑电 路的建模和仿真，但直到路的建模和仿真，但直到Synoposys公司推出了公司推出了 HDL综合器后，才可以综合器后，才可以HDL直接用于电路设计。直接用于电路设计。 2021-4-2546 HDL综合器是一种用综合器是一种用EDA技术实施电路设计中技术实施电路设计中 完成电路化简、算法优化、硬件结构细化

56、的计算机软完成电路化简、算法优化、硬件结构细化的计算机软 件，是将硬件描述语言转化为硬件电路的重要工具。件，是将硬件描述语言转化为硬件电路的重要工具。 HDL综合器在把可综合的综合器在把可综合的HDL（Verilog或或VHDL） 转化为硬件电路时，一般要经过两个步骤。第转化为硬件电路时，一般要经过两个步骤。第1步是步是 HDL综合器对综合器对Verilog或或VHDL进行处理分析，并将进行处理分析，并将 其转换成电路结构或模块，这时是不考虑实际器件实其转换成电路结构或模块，这时是不考虑实际器件实 现的，即完全与硬件无关，这个过程是一个通用电路现的，即完全与硬件无关，这个过程是一个通用电路 原

57、理图形成的过程。第原理图形成的过程。第2步是对应实际实现目标器件的步是对应实际实现目标器件的 结构进行优化，并使之满足各种约束条件，优化关键结构进行优化，并使之满足各种约束条件，优化关键 路径等。路径等。 2021-4-2547 HDL综合器的输出文件一般是网表文件，是一种综合器的输出文件一般是网表文件，是一种 用于电路设计数据交换和交流的工业标准化格式的文用于电路设计数据交换和交流的工业标准化格式的文 件，或是直接用硬件描述语言件，或是直接用硬件描述语言HDL表达的标准格式的表达的标准格式的 网表文件，或是对应网表文件，或是对应FPGA/CPLD器件厂商的网表器件厂商的网表 文件。文件。 H

58、DL综合器是综合器是EDA设计流程中的一个独立的设设计流程中的一个独立的设 计步骤，它往往被其他计步骤，它往往被其他EDA环节调用，完成整个设计环节调用，完成整个设计 流程。流程。 电路网表（逻辑图）电路网表（逻辑图） 由元件名由元件名N、模型、模型M、输、输 入端信号入端信号PI、输出端信号、输出端信号PO四部分组成，是唯一确四部分组成，是唯一确 定电路连接关系的数据结构。即：定电路连接关系的数据结构。即：E=（N，M，PI， PO） 2021-4-2548 例：一位全加器的电路网表例：一位全加器的电路网表 E1，XOR，（，（X，Y），），S1 E2，XOR，（，（Cin，S1），），Su

59、m E3，AND，（，（X，Y），），S2 E4，AND，（，（S1，Cin），），S3 E5，OR，（，（S2，S3），），Cout USE IEEE.STD LOGIC 1164.ALL ENTITY or1 IS PORT(a,b:IN STD_LOGIC; y:OUT STD LOGIC); END or1; ARCHITECTURE example1 OF or1 IS BEGIN y=a OR b; END example1; 3.1.2 基本逻辑器件的描述基本逻辑器件的描述 2021-4-25118 【例例3.2】半加器的描述半加器的描述 LIBRARY IEEE; USE IE

60、EE.STD_LOGIC_1164.ALL; ENTITY h_adder IS PORT(a,b:IN STD_LOGIC; so,co:OUT STD_LOGIC); END h_adder; ARCHITECTURE example2 OF h_adder IS BEGIN so=a XOR b; co=a AND b; END example2; a b so co 2021-4-25119 【例例3.3】2选选1数据选择器的描述数据选择器的描述 LIBRARY IEEE； USE IEEE.STD LOGIC 1164.ALL ENTITY mux21 IS PORT(a,b:IN