IC工艺几种IC工艺流程PPT学习课件

1、第五单元：集成技术简介 第十二章：几种IC工艺流程 12.1.CMOS工艺 After studying the material in this chapter, you will be able to: 1.Draw a diagram showing how a typical wafer flows in a sub-micron CMOS IC fab. 画出典型的流程图 2.Give an overview of the six major process areas and the sort/test area in the wafer fab. 对6种主要工艺的应用和测试有大概

2、的认识 3.For each of the 14 CMOS manufacturing steps, describe its primary purpose. 描述CMOS工艺14个步骤的主要目的 4.Discuss the key process and equipment used in each CMOS manufacturing step. 能讨论每一步流程的关键工艺和设备 Major Fabrication Steps in MOS Process Flow Oxidation (Field oxide) Silicon substrate Silicon dioxide oxy

3、gen Photoresist Develop oxide Photoresist Coating photoresist Mask-Wafer Alignment and Exposure Mask UV light Exposed Photoresist exposed photoresist SD Active Regions SD silicon nitride Nitride Deposition Contact holes SD G Contact Etch Ion Implantation D G Scanning ion beam S Metal Deposition and

4、Etch drain SD G Metal contacts Polysilicon Deposition polysilicon Silane gas Dopant gas Oxidation (Gate oxide) gate oxide oxygen Photoresist Strip oxide RF Power Ionized oxygen gas Oxide Etch photoresist oxide RF Power Ionized CF4 gas Polysilicon Mask and Etch RF Power Ionized CCl4 gas poly gate RF

5、Power CMOS Process Flow Overview of Areas in a Wafer Fab Diffusion Photolithography Etch Ion Implant Thin Films Polish Model of Typical Wafer Flow in a Sub-Micron CMOS IC Fab Test/Sort Implant Diffusion Etch Polish Photo Completed Wafer Unpatterned Wafer Wafer Start Thin Films Wafer Fabrication (fro

6、nt-end) Simplified Schematic of High-Temperature Furnace Gas flow controller Temperature controller Pressure controller Heater 1 Heater 2 Heater 3 Exhaust Process gas Quartz tube Three-zone Heating Elements Temperature- setting voltages Thermocouple measurements Photolithography Bay in a Sub-micron

7、Wafer Fab Load Station Vapor Prime Soft BakeCool PlateCool PlateHard Bake Transfer Station Resist CoatDevelop- Rinse Edge-Bead Removal Wafer Transfer System Wafer Cassettes Wafer Stepper (Alignment/Exposure System) Simplified Schematic of a Photolithography Processing Module Simplified Schematic of

8、Dry Plasma Etcher e- e- R + Glow discharge (plasma) Gas distribution baffle High-frequency energy Flow of byproducts and process gases Anode electrode Electromagnetic field Free electron Ion sheath Chamber wall Positive ion Etchant gas entering gas inlet RF coax cable Photon Wafer Cathode electrode

9、Radical chemical Vacuum line Exhaust to vacuum pump Vacuum gauge e- Simplified Schematic of Ion Implanter Ion source Analyzing magnet Acceleration column Beamline tube Ion beam Plasma Graphite Process chamber Scanning disk Mass resolving slit Heavy ions Gas cabinet Filament Extraction assembly Light

10、er ions Thin Film Metallization Bay Simplified Schematics of CVD Processing System Capacitive-coupled RF input Susceptor Heat lamps Wafer Gas inlet Exhaust Chemical vapor deposition Process chamber CVD cluster tool Polish Bay in a Sub-micron Wafer Fab 1.Twin-well Implants 双阱注入 2.Shallow Trench Isola

11、tion 浅槽隔离 3.Gate Structure 多晶硅栅结构 4.Lightly Doped Drain Implants 轻掺杂漏注入 5.Sidewall Spacer 侧墙形成 6.Source/Drain Implants 源/漏注入 7.Contact Formation 接触孔形成 Passivation layer Bonding pad metal p+ Silicon substrate LI oxide STI n-wellp-well ILD-1 ILD-2 ILD-3 ILD-4 ILD-5 M-1 M-2 M-3 M-4 Poly gate p- Epitaxi

12、al layer p+ ILD-6 LI metal Via p+p+n+n+ n+ 2 3 1 4 5 6 7 8 9 10 11 12 13 14 CMOS Manufacturing Steps 8.Local Interconnect 局部互连 9.Interlayer Dielectric to Via-1 通孔1和金属塞1的形成 10. First Metal Layer 金属1互连 11. Second ILD to Via-2 通孔2和金属塞2的形成 12. Second Metal Layer to Via-3 金属2互连 13. Metal-3 to Pad Etch 金属

13、3 压点形成 14. Parametric Testing 测试 Passivation layer Bonding pad metal p+ Silicon substrate LI oxide STI n-wellp-well ILD-1 ILD-2 ILD-3 ILD-4 ILD-5 M-1 M-2 M-3 M-4 Poly gate p- Epitaxial layer p+ ILD-6 LI metal Via p+p+n+n+ n+ 2 3 1 4 5 6 7 8 9 10 11 12 13 14 CMOS Manufacturing Steps n-well Formation

14、1-1 3 1 2 P hoto Im plant D iffusion 4 P olish E tch 5 T hin F ilm s 5 um (D ia = 200 m m , 2 m m thick) P hotoresist P hosphorus im plant 3 1 2 p+ S ilicon substrate p- E pitaxial layer O xide 5 n-w ell 4 1、外延 2、初始氧化：1000 C干氧，150；保护外延层、介质屏蔽层、减少注 入损伤、控制注入深度。 3、第一层掩膜：由光刻胶作为离子注入的掩膜 4、n阱注入：200KeV高能磷（P）

15、注入，结深1 m。 5、退火：先进行氧等离子体去胶；退火的目的有裸露的Si表面形成氧化阻挡 层、再分布、杂质电激活、消除晶格损伤 p-well Formation 1-2 Thin Films 3 1 2 Photo Implant Diffusion Polish Etch p+ Silicon substrate Boron implant Photoresist 1 p- Epitaxial layer Oxide 3 n-well 2 p-well 6、第二层掩膜：由光刻胶作为离子注入的掩蔽层；检测。 7、p阱注入：硼（B）注入（能量较磷注入时底），倒置阱 8、退火 STI Trenc

16、h Etch T hin F ilm s 12 P hoto P olish E tch Im plant D iffusion 34 + Ions S elective etching opens isolation regions in the epi layer. p+ S ilicon substrate p- E pitaxial layer n-w ellp-w ell 3 P hotoresist 2 N itride 4 1 O xide S T I trench 9、清洗 10、 1000 C干氧，150；保护外延层 11、Si3N4膜淀积：750 C LPCVD NH3+S

17、iH2Cl2 ；保护有源区； CMP的阻挡材料 12、第三层掩膜：检测；由于特征尺寸减小，光刻难度增加。 13、STI槽刻蚀：F基或Cl基等离子体刻蚀；检测台阶高度、特征尺 寸、和腐蚀缺陷 STI Oxide Fill 1 2 D iffusion P olish E tchP hoto Im plant T hin F ilm s p-w ell Trench fill by chem ical vapor deposition 1 Liner oxide p+ S ilicon substrate p- E pitaxial layer n-w ell 2 N itride Trench

18、C V D oxide O xide 14、沟槽衬垫氧化： 1000 C干氧，150； 15|、沟槽CVD氧化物填充：可用高速淀积。 STI Formation T hin F ilm s 1 2 D iffusionE tchP hoto Im plant P olish p-w ell 1 2 P lanarization by chem ical-m echanical polishing S T I oxide after polish Liner oxide p+ S ilicon substrate p- E pitaxial layer n-w ell N itride stri

19、p 16、沟槽氧化抛光（CMP）： 17、氮化物去除：热磷酸 Poly Gate Structure Process T hin F ilm s 12 D iffusionE tchP hoto Im plant P olish 34 p+ S ilicon substrate G ate oxide 1 2 p- E pitaxial layer n-w ellp-w ell P olysilicon deposition P oly gate etch 4 3 P hotoresist A R C 18、去除氧化层：栅氧化前进行。 19、栅氧化层生长：完成后立即进行多晶硅淀积（5000）

20、20、第四层掩膜：光刻多晶硅栅；深紫外光刻；加抗反射涂层ARC；检测。 21、多晶硅栅刻蚀：先进的各向异性的等离子刻蚀机。 n- - LDD Implant T hin F ilm s 1 2 D iffusionE tchP hoto Im plant P olish p+ S ilicon substrate p- E pitaxial layer n-w ellp-w ell n- n-n- 1P hotoresist m ask A rsenic n- LD D im plant2 22、第五层掩膜：光刻n- LDD注入区 23、 n- LDD注入：As离子低能、浅结注入 24、去胶：

21、 p- - LDD Implant 1 2 D iffusionE tchP hoto Im plant P olish T hin F ilm s p+ S ilicon substrate p- E pitaxial layer n-w ellp-w ell P hotoresist M ask 1 p- p- P hotoresist m ask 1 n- n- 2B F p- LD D im plant 2 p-n- 26、第六层掩膜：光刻p- LDD注入区 27、 p- LDD注入：BF2离子低能、浅结注入 Side Wall Spacer Formation 1 2 D iffus

22、ionE tchP hoto Im plant P olish T hin F ilm s +Ions p+ S ilicon substrate p- E pitaxial layer n-w ellp-w ell p- p- 1S pacer oxideS ide w all spacer 2S pacer etchback by anisotropic plasm a etcher p-n- n- n- 28、淀积SiO2层：1000二氧化硅层； 29、 SiO2层反刻：先进的各向异性的等离子刻蚀机； 无需光刻、并实现侧壁 n+ Source/Drain Implant T hin F

23、ilm s 1 2 D iffusionE tchP hoto Im plant P olish p+ S ilicon substrate p- E pitaxial layer n-w ellp-w elln+ A rsenic n+ S /D im plant 2 P hotoresist m ask 1 n+n+ 30、第七层光刻：n+源/漏注入区光刻； 31、源/漏注入：“中”能量As离子注入；实现自对准。 p+ Source/Drain Implant 1 2 D iffusionE tchP hoto P olish T hin F ilm s Im plant 3 B oron

24、 p+ S /D im plant 2 p+ S ilicon substrate p- E pitaxial layer n-w ellp-w ell P hotoresist M ask 1 1P hotoresist m ask n+ p+p+n+n+ p+ 32、第八层光刻：p+源/漏注入区光刻； 33、源/漏注入：“中”能量B离子注入；实现自对准。 34、退火：RTP，1000 C，数秒钟； Contact Formation T hin F ilm s 12 D iffusionE tchP hoto Im plant P olish 32 Tisilicide contact f

25、orm ation (anneal) Titanium etch 3 Titanium depostion 1 n+ p+ n-w ell p+ n+ p-w ell n+ p+ p- E pitaxial layer p+ S ilicon substrate 35、钛(Ti)的淀积：氩等离子体溅射Ti靶，（PVD） 36、退火（合金）：700 C，RTP；与Si形成TiSi2， 与SiO2不反应。 37、刻蚀金属钛：化学方法不腐蚀TiSi2，无需掩膜。 LI Oxide Dielectric Formation 1N itride C V D p-w ellp-w ell p- E pit

26、axial layer p+ S ilicon substrate LI oxide 2D oped oxide C V D 4LI oxide etchO xide polish 3 D iffusionE tchP hoto Im plant P olish 3 4 2 1 T hin F ilm s 38、Si3N4膜的CVD：作为阻挡层，保护有源区。 39、掺杂氧化物膜的CVD：PSG（BPSG），提高介电特性，快速退 火熔流平坦化。 40、氧化层抛光：CMP工艺 8000。 41、第九层掩膜：局部互连刻蚀；形成窄沟槽定义互连金属路径。 LI Metal Formation T hin

27、 F ilm s D iffusionP hoto Im plant 321 4 E tch P olish n-w ell LI tungsten polish Tungsten deposition Ti/T iN deposition2 3 4 LI oxide Ti deposition 1 p-w ell p- E pitaxial layer p+ S ilicon substrate 42、金属Ti膜淀积：PVD；充当金属W与SiO2间的黏合剂。 43、氮化钛淀积：立即淀积于Ti膜表面，充当金属W 的扩散阻挡层。 44、钨（W）淀积：CVD；不用Al的原因是，W能填充小孔，且抛光

28、性好。 45、磨抛W：CMP；除去介质膜上的W，完成“大马士革”工艺。 LI Oxide as a Dielectric for Inlaid LI Metal (Damascene)大马士革工艺 L I m etal L I oxide Via-1 Formation（多层金属布线间的通孔） D iffusionE tchP hoto Im plant P olish 3 2 1 T hin F ilm s O xide polish ILD -1 oxide etch (V ia-1 form ation) 23 LI oxide ILD -1 oxide deposition 1 ILD

29、 -1 p-w elln-w ell p- E pitaxial layer p+ S ilicon substrate 46、氧化物膜淀积：CVD；SiO2 47、氧化物膜的磨抛：CMP； 8000。 48、第十层掩膜：光刻多层布线间的连接孔（0.25 m)；检测 Plug-1 Formation Thin Film s D iffusionP hoto Im plant 321 4 E tch P olish Tungsten polish (P lug-1) Tungsten deposition Ti/T iN deposition 2 3 4 LI oxide Ti dep. 1 I

30、LD -1 p-w elln-w ell p- E pitaxial layer p+ S ilicon substrate 49、淀积Ti阻挡层：PVD；充当金属W与SiO2间的黏合剂。 50、氮化钛淀积：CVD；立即淀积于Ti膜表面，充当金属W 的扩散阻 挡层。 51、淀积W：CVD；形成W塞（Plug）。 52、磨抛钨：CMP；直到第一层的层间介质。 SEM Micrographs of Polysilicon, Tungsten LI and Tungsten Plugs Polysilicon Tungsten LI Tungsten plug Mag. 17,000 X Metal

31、-1 Interconnect Formation 2 34 1 TiN deposition A l + C u (1% ) deposition Ti D eposition LI oxide ILD -1 M etal-1 etch p-w elln-w ell p- E pitaxial layer p+ S ilicon substrate P hotoE tchD iffusion Im plant 4 132 P olish Thin Film s 53、金属Ti膜淀积：PVD。 54、Al-Cu合金膜淀积：PVD。 55、氮化钛膜淀积：PVD；作为光刻的抗反射层。 56、第十一

32、层掩膜：刻金属，形成连线。 SEM Micrographs of First Metal Layer over First Set of Tungsten Vias TiN metal cap Mag. 17,000 X Tungsten plug Metal 1, Al 4 p+ S ilicon substrate p- E pitaxial layer n-w ellp-w ell LI oxide ILD -1 O xide polish ILD -2 gap fill1 3 2 ILD -2 oxide deposition ILD -2 oxide etch (V ia-2 for

33、m ation) P hotoE tch P olish D iffusion Im plant 4 231 T hin F ilm s Via-2 Formation 57、ILD-2间隙填充： ILD-2的形成与第一层层间介质膜的制作相似，但需要先填 充第一层金属刻出的间隙。通常是用高密 度等离子体HDPCVD淀积空洞极少的致密氧化物。 58、 ILD-2氧化物淀积：PCVD；SiO2 59、 ILD-2氧化物平坦化：磨抛 60、第十二层掩膜：用等离子体刻蚀ILD-2氧化层通孔。 Plug-2 Formation LI oxide Tungsten deposition (P lug-2)

34、 Ti/T iN deposition 2 3 Ti deposition1 ILD -1 ILD -2 p+ S ilicon substrate p- E pitaxial layer n-w ellp-w ell Tungsten polish 4 T hin F ilm s D iffusionP hoto Im plant 321 4 E tch P olish 61、淀积Ti阻挡层：PVD；充当金属W与SiO2间的黏合剂。 62、氮化钛淀积：CVD；立即淀积于Ti膜表面，充当金属W 的扩散阻 挡层。 63、淀积W：CVD；形成W塞（Plug）。 64、磨抛钨：CMP；直到第一层的层

35、间介质。 Metal-2 Interconnect Formation p+ S ilicon substrate p- E pitaxial layer n-w ellp-w ell G ap fill 3 Via-3/P lug-3 form ationM etal-2 deposition to etch ILD -3 oxide polish 2 1 4 LI oxide ILD -1 ILD -2 ILD -3 65、淀积、刻蚀金属2： 66、填充第三层层间介质间隙： 67、淀积、平坦化ILD-3氧化物： 68、刻蚀通孔3、淀积钛/氮化钛、淀积钨、平坦化： 69、。 Full 0.1

36、8 m CMOS Cross Section Passivation layer Bonding pad metal p+ Silicon substrate LI oxide STI n-wellp-well ILD-1 ILD-2 ILD-3 ILD-4 ILD-5 M-1 M-2 M-3 M-4 Poly gate p- Epitaxial layer p+n+ ILD-6 LI metal Via p+p+n+n+ 70、顶层氧化层：CVD 71、顶层氮化硅：PVD、2000 “钝化层”使芯片免受潮 气、划伤合沾污等影响 72、后低温合金：进一步加强 金属互连；消除应力。 该工艺与0.

37、18 m工艺基本兼容! SEM Micrograph of Cross-section of AMD Microprocessor Wafer Electrical Test using a Micromanipulator Prober (Parametric Testing) 要点: 1.Draw a diagram showing how a typical wafer flows in a sub-micron CMOS IC fab. 画出典型的流程图 2.Give an overview of the six major process areas and the sort/tes

38、t area in the wafer fab. 对6种主要工艺的应用和测试有大概的认识 3.For each of the 14 CMOS manufacturing steps, describe its primary purpose. 描述CMOS工艺14个步骤的主要目的 4.Discuss the key process and equipment used in each CMOS manufacturing step. 能讨论每一步流程的关键工艺和设备 1 2 3 这是一个有电阻的这是一个有电阻的STTL的局部版图的局部版图。 1) 画出该版图构成的局部电路图。 2) 画出黑色直

39、线位置的截面图。 3) 给出工艺流程。 衬底， 埋层（ ），隔离槽（ ），基区、隔离槽、SBD保护环（ ）， 发射区、集电区和SBD阴极接触（ ），SBD、引线孔（ ），引线（ ） 1 2 3 1 2 3 After studying the material in this chapter, you will be able to: 1.Draw a diagram showing how a typical wafer flows in a sub-micron CMOS IC fab. 画出典型的流程图 2.Give an overview of the six major process areas and the sort/test area in the wafer fab. 对6种主要工艺的应用和测试有大概的认识 3.For each of the 14 CMOS manufacturing steps, describe its primary purpose. 描述CMOS工艺14个步骤的主要目的 4.Discuss the key process and equipment used in each CMOS manufacturing step.