3—组合逻辑电路

1、第三部分组合逻辑电路课 题：组合逻辑电路的分析与设计教学目的：了解组合电路的的概念及特点；熟悉组合电路的分析方法及设计方法;教学重点：分析组合电路和设计简单组合电路教学难点：设计组合电路教学方法：讲授法和讨论交流法教 具：无课 时：2教学内 容3.1组合逻辑电路的分析与设计3.1.1概述在数字系统中，根据逻辑功能的不同特点，数字逻辑电路可分为两大类：组合逻辑电路和时序 逻辑电路。在一个逻辑电路中，任意时刻的输出状态仅取决于该时刻的输入状态，而与电路原来的状态无 关，则该逻辑电路称为组合逻辑电路(简称为组合电路)。组合逻辑电路的结构特点是：第一，全部由门电路组成，即不含记忆单元。第二，信号只有输

2、 入到输出的单向传输，没有输出到输入的反馈回路。所以，组合逻辑电路没有记忆功能。组合逻辑电路逻辑功能的描述方法主要有四种：逻辑函数表达式，逻辑真值表，卡诺图和逻辑 图。组合逻辑电路的研究主要包括两方面的内容，一是组合逻辑电路的分析，二是组合逻辑电路的 设计。3.1.2组合逻辑电路的分析方法组合逻辑电路的分析目的：确定已知电路的逻辑功能。1 .组合逻辑电路的基本分析方法(1) 写出电路的输出逻辑函数表达式由输入端到输出端逐级写出各级门电路的输出对输入的逻辑表达式，最后得到组合电路的输出 变量对输入变量的逻辑函数表达式。(2) 化简或变换输出逻辑函数用代数化简法或卡诺图化简法进行化简，求出最简的输

3、出逻辑函数表达式。(3) 列出输出逻辑函数的真值表将输入变量的各种取值组合代入输出逻辑函数表达式中进行计算，求出相应的输出函数值，输 入和输出一一对应列出真值表。(4) 分析电路的逻辑功能通过分析逻辑函数真值表的特点，从而确定电路的逻辑功能。2 组合逻辑电路的分析举例例3.1试分析图3-1所示的组合逻辑电路的功能。解：（1）写出电路的输出逻辑函数表达式。由逻辑电路图3-1可得到Y=ABCa aABCY3 = B Y = B ABC % =C Y =C ABC 丫 二琏 丫3 Y|=A ABC B ABC C ABC（2）化简输出逻辑函数。对 丫进行化简可得到Y = （A + B+C） ABCJ

4、BC + ABC（3） 列出输出逻辑函数的真值表。将输入变量A、B、C的各种取值组合代入化简结果中，求出相应的输出Y的值，可列出真值表见表3-1。输入输出ABCY0 0 010 0 100 1 000 1 101 0 001 0 101 1 001 1 11表3-1真值表图3-1例3.1的逻辑电路（4）分析电路的逻辑功能。由真值表3-1可看出：当输入 A、B、C都为0或都为1时，输出Y才为“ 1”否则输出 Y为“0”所以，该组合逻辑电路具有检测输入状态是否一致”的功能，也称为判一致电路。例3.2试分析如图3-2所示电路的逻辑功能。A、B端加入波形不同的脉冲信号。解：（1）写出输出逻辑函数表达式

5、。由逻辑图3-2可知Y = AM匕=bMY =Y1 Y2 = AM BM（2）化简输出逻辑函数。对 Y进行化简可得到Y = AM +BM（3） 列出逻辑函数的真值表。根据结果式可列出真值表见表3-2。图3-2例3.2的逻辑电路输入输出MABY00000011010001111000101011011111表3-2 例3.2的真值表（4） 分析电路的逻辑功能。由真值表 3-2可知：当M=0时，输出Y=B，当M=1时，输出Y=A , 虽然A、B两个信号同时加在电路的输入端，但可以通过控制输入端M电平的高低，选择 Y端输出 信号A还是信号B,所以，该电路称为选通电路。3.1.3组合逻辑电路的设计方法

6、组合逻辑电路的设计目的：根据功能要求设计最佳电路。1 组合逻辑电路的基本设计方法(1) 分析设计要求，设输入、输出变量并赋值。首先设定变量。把引起事件的原因定为输入变量，把事件的结果作为输出变量，并有相应的字 母表示。其次状态赋值。依据输入、输出变量的状态进行逻辑赋值，即确定输入、输出变量的哪种状态 用逻辑o表示，哪种状态用逻辑 1表示。(2) 根据输入、输出变量的赋值列出真值表。(3) 根据真值表写出逻辑函数表达式，并化简或变换逻辑函数(4) 根据化简或变换后的逻辑表达式，画出逻辑图。2 组合逻辑电路的设计举例例3.3设计一个判别获奖电路。在一个射击游戏中，射手可打三枪，一枪打鸟，一枪打鸡，

7、一 枪打兔子，规则是命中不少于两枪者获奖。用与非门实现。解：(1)分析设计要求，设输入输出变量并赋值。设一枪打鸟、一枪打鸡、一枪打兔分别用输入变量A、B、C表示，1表示枪命中，0表示没有命中；用输出变量 Y表示判别结果，1表示得奖，0表示不得奖。(2 )列真值表。根据上述分析可列出真值表见表3-3。(3)根据真值表，写出逻辑函数表达式。由真值表3-3可得到逻辑函数表达式为Y = ABC + aBc + ABC + ABC化简得Y = AB + AC + BC将上式变换成与非表达式为Y =AB AC BC(4) 画逻辑图。根据式 Y的表达式可画出图 3-4所示的逻辑图。表3-3 例3.3的真值表

8、输入输出ABCY00000010010001111000101111011111课 题：编码器教学目的：了解编码器及编码器的概念及编码器的分类；熟悉二进制、二-十进制编码器的特点和编码过程；理解优先编码器74LS148的功能及特点。教学重点：74LS148的逻辑功能教学难点：普通编码器与优先编码器的异同。74LS148的功能扩展教学方法：讲授法和讨论交流法教 具：无课 时：2教学内 容3.2编码器将特定意义的信息（如数字、文字、符号等）编成相应二进制代码的过程，称为编码。能够实 现编码功能的逻辑部件称为编码器。对于每一个有效的输入信号，编码器产生一组唯一的二进制代码输出。如果需编码的信息数量为

9、 N，则所需用的二进制代码的位数n应满足如此关系：2n N。按编码方式不同，编码器有普通编码器和优先编码器两类；按输出代码不同，编码器有二进制 编码器和二一十进制编码器两类。3.2.1普通编码器普通编码器的功能是任何时刻只允许对输入的一个编码信号进行编码，否则输出代码将发生混 乱。输入的编码信号是相互排斥的，故又称互斥输入的编码器。1 .二进制编码器用n位二进制代码对 N =2n个信号进行编码的电路，称为二进制编码器。n位二进制编码器输入为N =2n个信号，输出为n位二进制代码，因此，也称为 2n线n线编码器。现以3位二进制编码器为例，分析二进制编码器的工作原理。图3-8所示为3位二进制编码器

10、的示意图。0瓯坯醱-醱編码器rrnrrnIo Iii?i31+ bub图3-83位二进制（8线一3线） 编码器的示意图图中，8个编码信号输入端I 017，假设输入信号高电平有效（表示有编码请求）；3个代码输出端丫2、Y、丫0，输出3位二进制代码。表3-53位二进制编码器的真值表W入输EdI 0丨1I 2I3I 4I 516I 7丫2丫1丫01 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 10

11、0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 13位二进制编码器真值表见表3-5。当某个输入为1，其余输入为0时，就输出与该输入端相对应的代码。例如：当输入 11二1时，其余输入为0,用输出丫2丫1丫0=01表示对丨1的编码。编码器在 任何时刻只能对一个输入信号进行编码，不允许有两个或两个以上的输入信号冋时请求编码，即1017这8个端的编码信号是互斥的。2 .二一十进制编码器将十进制数的09十个数码（或其他10个信息）编成二进制代码的电路，称为二一十进制编 码器。常见的一种是 8421BCD码编码器，它有10个编码信号输入端I0丨9，假设输入信号高电平 有效；4个编

12、码输出端丫3、丫2、丫、丫），输出4位8421BCD码。故又称为10线4线编码器。8421BCD 码编码器的真值表见表 3-6。由该表可以看出：当某个输人信号为1,其余输入信号都为 0时，就有一组对应的代码输出。该编码器输入端1。1 9这10个编码信号也是互斥的。表3-6 8421BCD码编码器的真值表输入输出I0丨112I 3I 4I 5I 6I7I8I 9丫3丫2Y1Y01 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0000100000 0 0 0 0 0 1 0 0 0 0

13、0000001000 0 0 0 0 0 0 0 1 0 0 000000001 0 00000000010 0 0 00 0 0 10 0 100 0 110 10 00 10 10 1100 11110 0 010 0 13.2.2优先编码器在数字系统中，特别是计算机系统中，常需要对若干个工作对象进行控制，例如打印机、输入 键盘、磁盘驱动器等。当几个部件冋时发出服务请求时，这就要求主机必须根据轻重缓急，按预先 规定好的顺序允许其中的一个进行操作，即执行操作存在优先级别的问题。优先编码器可以识别信 号的优先级别并对其进行编码。优先编码器（Priority Encoder ）的功能是允许冋时在

14、几个输入端有编码输入信号，按输入信号排定的优先顺序，只对其中优先权最高的一个输入信号进行编码。在优先编码器中，优先级别高的编 码信号排斥级别低的。8线3线优先编码器74LS148的逻辑功能示意图和外引脚图如图3-9所示。：-.:丫2 丫1 丫0 YexYs7 4LS1487 4 L S1 1 1 1 1 1 1 116 15 14 13 12 11 10 9)7 4 LS 1 4 8Vcc Y s Yex I 3 I 2 I 1 I 0 Yo4 T5 T6 T7 ST Y2 Yi GND12345678YYVYVVYYV 亍 ST I7 I6 I 5 I4 I 3 I2 I 1 I 0(a)逻

15、辑符号(b )外引脚图图3-9 8线3线优先编码器74LS148图中，8个编码输入端FoI7，优先权的高低级别从I7依次到Io ；3个编码输出端丫2、丫1、丫o。 为了扩展编码器的功能，74LS148增加了选通输入端 S，选通输出端Ys和扩展输出端Yex 3个辅助 控制端。74LS148的功能表见表 3-7。表3-7 8线3线优先编码器74LS148的功能表输入输出STI 0I1I2I 3I 4I 5I 6I 7丫2丫1丫0YsYex1XXXXXXXX111111111111111101XXXXXXX000010XXXXXX0100110XXXXX011010100XXXX011101110X

16、XX0111110010XX01111110110X0111111110100111111111110由74LS148的功能表可知：(1) 选通输入端S。又称使能端或片选端，低电平有效。当S=1时，禁止编码器工作，没有编码输出。当S = 0时，允许编码器工作，对输入信号进行编码。(2) 选通输出端Ys。当S=0，且IoI 7均为1 (无编码输入)，才使Ys = 0。因此Ys = 0 表示 电路工作，但无编码输入”。(3) 扩展输出端Yex。是输出编码有效码标志，即当Yex =0表示输出为有效码，Yex = 1输出为无效码。因此， Yex =0表示 电路工作，且有编码输入”。利用辅助控制端可实现

17、编码器的功能扩展。课 题：译码器教学目的：了解译码器的概念及分类；熟悉74LS138的逻辑功能，掌握用 74LS138实现逻辑函数的方法；理解二一十进制译码器的逻辑功能及特点；了解数字显示电路的组成；了解数字显示器件的分类；熟悉 发光二极管的工作原理及七段字符显示器的组成及特点；掌握七段显示译码器74LS48的逻辑功能。教学重点：74LS138的逻辑功能；用译码器实现逻辑函数；七段显示译码器的逻辑符号及功能教学难点：74LS138的功能扩展；74LS48的逻辑功能教学方法：讲授法和讨论交流法教具：无课时：2教学内 容3.3译码器译码是编码的逆过程。编码是将具有特定意义的信息编成二进制代码，译码

18、则是将表示特定意 义信息的二进制代码翻译出来。实现译码功能的逻辑电路称为译码器。常用的译码器有二进制译码器、二-十进制译码器和显示译码器。3.3.1二进制译码器将二进制代码翻译成对应输出信号的电路，称为二进制译码器。 若输入n位二进制代码，则称n位二进制译码器，它有 2n个输出端，又称为n线-2n线译码器。1 .3位二进制译码器3位二进制译码器 74LS138又称3线8线译码器，其逻辑功能示意图和外引脚图如图3-10所示。 图中，3个代码输入端A2、A1、A ； 8个译码输出端丫0丫7； 3个使能端STA、STb、STc。 74LS138的功能表如表 3-8所示。ill i i I ii74L

19、S13816 L5 14 13 12 13 10 974LE139I XL TTTSIaSU 亍亡 A： Ai Ao12 3 4 5 5 7 BI n _li i rr(a) 74LS138逻辑符号(b)外引脚图图3-103线8线译码器74LS138由表3-8可知，3线8线译码器74LS138具有如下逻辑功能：(1 )当STa =0或STb STc =1时，译码器禁止译码，输出丫。丫7均为1,与输入代码 A、A、A的取值无关。(2) 当STa可且STb STc =0时，译码器才进行译码，译码输出低电平有效。译码器输出丫。 丫7由输入代码A2、A、Ao决定，对于任一组输入二进制代码，输出Yo丫7

20、中只有一个与该代码相对应的输出为 0，其余输出均为 1。 74LS138的功能表见 3-8。表3-83线8线译码器74LS138的功能表输入输岀staSTb +STcA2AiA 0Y0Yi丫2Y3Y4Y5Y6Y7X1XXX111111110XXXX11111111000011111110011011111101011011111011111011111010011110111101111110111101111110111111111110根据功能表3-8可得出74LS138的输出逻辑函数表达式为Y o =A 2 A i A 0=m， Y1= A 2A iAo=mi；Y2=A2AiAo= m2

21、 ，Y3=A2AiA= m3Y4=A2AiAo=m4Y5 =A2 Ai A0 =m5 Y6 =A2A1 Ao =m6Y = A 2A1A m7由此可看出丫0丫7同时又是A2、A、A这三个变量的全部最小项的反，所以二进制译码器 又称为最小项译码器或变量译码器。2 .二进制译码器的应用(I) 作数据分配器将一路输入数据分配到多路输出中的一路上去的逻辑电路，称为数据分配器(简称DMUX )。带片选输入端的3线8线译码器74LSI38可做I路一8路数据分配器。74LSI38的输出逻辑函数表达式可以写为Yi = miSTa ST b ST c，将输入数据D从STa端输入，由地址A2、Ai、如果令STb二

22、STc =0 (满足译码器工作要求)A0确定的输出Yi二STa二D，即总线上的数据示，欲得到原码输出，只需在数据D与STa之间加反相器即可。如果将 STb或STc作为数据输入端时，输出原码，接法如图 3-11 ( b)所示。D以反码形式从 Yi端送出，接法如图 3-11 (a) 所数据输人Y0STaD-OA2ABC 1#-STYiY2丫3Y4Y5Y6STaAi A0 Y7YeYiY01STaY2YiY21STbY31Y41STcY6Y51Ai A0 Y7Y6A2Ai A0Y71BC45Y6Y7n_YIA2IAi A0A；选择输入(b)输岀原码的接法(a)输岀反码的接法图3-1174LS138作

23、1路一8路数据分配器(2) 作函数发生器n位二进制译码器的输出给出了 n个输入变量的全部2n个最小项，即每一个输出对应了输入变量的一个最小项。而任何一个逻辑函数都可以变换为最小项表达式，所以用n位二进制译码器和附加门电路可以产生任何 n变量的组合逻辑函数，即二进制译码器可作逻辑函数发生器。二进制译码器构成逻辑函数发生器要注意两点： 所选的二进制译码器的代码输入变量数应与要实现的逻辑函数的变量数相等。 译码输出低电平有效时，应附加与非门；译码输出高电平有效时，应附加或门。例3.5试用译码器和门电路实现逻辑函数丫二AB AC BC解：（1）根据逻辑函数的变量数选择译码器。通常将译码器的代码输入变量

24、作为函数的输入变量，由于逻辑函数 Y中有A、B、C三个变量，故应选用 3线8线译码器74LS138，译码输出低电 平有效。74LS138译码器正常工作时，使能端 STa =1 , STb二STc =0。（2）写出逻辑函数的最小项表达式丫二 AB AC BC二 ABC ABC ABC ABC=m3亠m5亠m亠m7=m3m5 m6 m7(3)将逻辑函数 丫和74LS138输出逻辑函数表达式比较。令74LS138的代码输入A2二A、A0 =C，将上式与74LS138各输出端的表达式进行比较后得到丫二丫3 丫5 丫6丫7画连线图。根据最后Y的表达式画出连线图，如图 3-12所示。|Y74L5J33生一

25、图3-12 例3.5的连线图例3.6试用译码器和门电路设计一个设备故障指示电路。三台设备的工作情况用红、黄两个指示灯进行监视。一台设备出故障时，黄灯亮；两台设备出故障时，红灯亮；三台设备出故障时，红 灯和黄灯都亮。解：（1）分析设计要求，并设输入、输出变量。设A、B、C三台设备，1表示出故障，0表示正常工作。红、黄两个指示灯分别为丫、丫2 ,1表示灯亮，0表示灯火。输入输岀ABC丫1丫20000000101010010111010001101101101011111表3-9 例3.6的真值表Y1Y0c. cJY0Y1 Y2Y3Y4Y5Y6 丫77 4LS1 38A2 A1 A0ABCY7STa

26、 -=-1 、STbD图3-13 例3.6的连线图(2 )列真值表。根据上述分析列出真值表见3-9。(3) 根据真值表写出逻辑函数表达式为Y = ABCABCABCABC = m3m5m6m7Y2 二 ABCABCABCABC 二 mim2m4m7(3) 根据逻辑函数的变量数选择译码器。由于逻辑函数中有A、B、C三个变量，故应选用 3线8 线译码器 74LS138，使能端 STa =1 , STb = STc = 0。(4) 将逻辑函数Y、和74LS138输出逻辑表达式比较。 令74LS138的输入A2 = A、Ai = B、 Ao二C，将丫1、均和74LS138各输出端表达式进行比较后得到Y

27、 =丫3 丫5 丫6 丫7丫2 二 丫1 丫2 丫4 丫7(5) 画连线图。根据最后 丫、丫2的表达式画出连线图，如图3-13所示。3.3.2二十进制译码器将输入的二一十进制代码(即BCD码)翻译成对应的10个有效电平(高电平或低电平)输出信号的电路，称为二十进制译码器。它有4个输入端和10个输出端，又称为 4线10线译码器。4线一10线译码器74LS42的逻辑功能示意图和外引脚图如图3-14所示。_16 15 14 13 12 11 10 PMLS42(a)逻辑符号7 4LS42(b)外引脚图图3-144线10线译码器74LS42图中，4个代码输入端 A3A0 (输入8421BCD码),10

28、个译码输出端丫0丫9 (译码输出低电 平有效)。在8421BCD码中，代码10101111这六种状态没有使用，即它们不属于 8421BCD码, 故称为伪码。4线10线译码器74LS42的功能表见表3-10。表3-104线10线译码器74LS42的功能表十进制数输入输岀A3A2A1A 0丫0丫1丫2丫3丫4丫5丫6丫7丫8丫900000011111111110001101111111120010110111111130011111011111140100111101111150101111110111160110111111011170111111111101181000111111110191

29、0011111111110伪10101111111111“9”十个数字。如图3-15所示。abfgd（a）分段布置图（b）段组合图图3-15七段数字显示器发光段组合图常见的七段字符显示器有半导体数码显示器（LED ）和液晶显示器（LCD ）。（1）半导体数码显示器半导体数码显示器是将要显示的字形分为七段，每段为一个发光二极管（LED ）,利用不同发光段组合显示不同的字形。半导体数码显示器有共阴极和共阳极两类，其引脚图和内部接线如图3-16所示。图中的发光二极管 aMOg CfMO agbCf10 9 8 71(6卫f g bfdce D P 1 2 3 4 15 2 e Md c eDgdOC

30、Cg用于显示10个数字09, DP用于显示小数点。C O Mc o m oa ODIb O B| 7 S11 1 1 1 1 1亠 也1 1 1 j-J1A1 t 74LS153Ao2(b)外引脚图74LS15374LS153的逻辑功能示意图和外引脚图如图3-20所示。Dj D 2 Di Do(a)逻辑符号图3-20双4选1数据选择器图中，D0D3为4个数据输入端，丫为数据输出端，A1、A0为两个4选1的公共地址输入 端，ST为选通端(或称使能端)，低电平有效。表3-13 双4选1数据选择器74LS153功能表使能输入地址输入数据输岀STA1A 0丫1XX000D0001D110D211D37

31、4LS153功能表如表3-13所示，当ST = 1时，输出丫 = 0，输入数据被封锁；当ST = 0时，数 据选择器正常工作，输出逻辑函数表达式可写成Y=(AA0)D (A1AOD1 (AA0)D2 (AAOD3 丫二 m0D0 m1D1 m2 D2 m3D33Y =X mi Di或i =(2) 8选1数据选择器74LS1513-21所示。(a)逻辑符号74LS151是8选1数据选择器，其逻辑功能示意图和引脚图如图74LS151DjDjDiDoY Y STGND(b )外引脚图第48页图中，8个数据通道D0D7,3个地址输入端A2、A、A0，两个互补的输出端Y和Y，使能端ST (低电平有效)。

32、8选1数据选择器74LS151的功能表如表3-14所示。表3-148选1数据选择器74LS151功能表使能输入地址输入数据输岀STA2A1AoY1XXX0000D0001D1010D20011D3100D4101D5110D6111D7由功能表3-14可见，当ST=1时，输出Y = 0，输入数据被圭寸锁；当 ST = 0时，数据选择器 选通输出，输出逻辑函数表达式为Y =(A2AA0)D0 (A2A1A0)D1 (A2AA0)D2 (A2A1A0)D3(A2A1A024 +(A 入A0)D5 +(AaA0)D6 +(A2AA)D77Y =送 mi Di或i 2 集成数据选择器的应用(1 )数据

33、传输实现数据并一串转换如图3-22所示，16选1数据选择器 74LS150, 16位并行输入数据 D0D15，当地址输入 人3人2人人=00001111时，把16个并行输入数据依次传送到输出端Y ,从而转换成串行数据输出。16位串行数据输岀1 c)1 10 Q0 1 Q1 :0 1STn r*i v -1 I pIa IQ QQQ地址输入由 0000 至 1111LOllOOLOOlOOllO16位并行数据输入图3-22数据并一串转换实现多路数据的分时传送一条传输线上分时传送多路数据，可以在该传输线的发送端接数据选择器，接收端接数据分配 器(译码器实现)，在相同的地址输入控制下即可实现多路数据

34、的分时传送。由8选1数据选择器74LS151和1路-8路数据分配器74LS138构成的8路数据分时传送系统如 图3-23所示。数据发送端数站输入D 0D 1D2:D 3D4D 5 rD6D 7A 2 A 1STA0Y0STBY1Y2ST AY3Y4STCY5Y6A2 A 1A0Y7数据接收端SL 1 7 lOoA0 3选择输入图3-23多路数据的分时传送(2) 作函数发生器 对于2n选1数据选择器的输出逻辑函数一般表达式为2n /丫八 miDi一i =o( ST = 0)当MUX在输入数据全部为 1时，输出为地址变量全部最小项之和；而任何组合逻辑函数都可 以写成最小项表达式，因此，可借助MUX

35、实现组合逻辑函数，构成函数发生器。逻辑函数变量数=MUX地址输入端数 直接利用数据选择器的地址输入作为逻辑函数的变量输入。例3.7试用数据选择器实现逻辑函数Y =AB AC ABC解：(1)选择数据选择器。由于逻辑函数 Y中有A、B、C三个变量，所以选 8选1数据选择器74LS151 o 74LS151输出逻辑函数表达式为Y=(A2A1A0)D0 +2) +(A2A,Ao)D2 +(A2AA)D3 +(A2A1 Ao)D4 +(AA1Ao)D5 +(AAAo)D6 +(A2Aao)D7(2) 写出逻辑函数Y的最小项表达式丫二 AB AC ABC=AB(C C) AC(B B) ABC=abc

36、+ Abc+abc +aBc(3) 比较丫和Y 两式中最小项的对应关系。设丫二丫 ，数据选择器的地址输入为A2=a a=b a()=cY 式中包含Y式的最小项时，数据输入取 1，没有包含Y式的最小项时，数据输入为 0。由此 将MUX数据输入端赋值为Do = D? = De = D? = 0D1 = D3 = D4 = D5 = 1(4) 画连线图。根据 74LS151地址端和数据端的赋值可画出图3-24所示的连线图。Dt Dj D; D =图3-24 例3.7的连线图逻辑函数变量数MUX地址输入端数将逻辑函数的变量分别有序接入数据选择器的地址输入端，分离出的多余变量用数据选择器的 输入数据代替

37、。例3.8试用4选1数据选择器74LS153设计一个监视交通信号灯工作状态的逻辑电路。每组信 号灯由红、黄、绿 3盏灯组成，正常情况下，任何时刻必有1盏灯亮，而且只允许有一盏灯亮，当出现其它状态时表明电路发生故障，要求发出故障信号，以提醒工作人员前去维修。解：(1)分析设计要求，列真值表。设红、黄、绿 3盏灯分别用变量 A、B、C表示，1表示灯 亮，0表示不亮；用Y表示故障信号，1表示发生故障，0表示正常状态。由此可列出表 3-15所示的 真值表。表3-15例3.8的真值表ABCY00010010010001111000101111011111(2) 根据真值表，写出逻辑函数表达式Y = ABC ABC ABC ABC ABC-ABC ABC ABC AB(3) 写出4选1数据选择器74LS153输出逻辑函数表达式为Y=(A1AO)Do +(A1A0)D1 +(AAo)D2 +(AA0)D3(4) 比较Y和Y 两式中最小项的对应关系设丫二丫 数据选择器的地址输入为A = A，= BMUX数据输入端赋值为Do =CD1 = D2 = CD3 = 13-25所示的连线图。(5) 画连线图。根据式 74LS153地址端和数据端的赋值可画出图ABC图3-25 例3.8的连线图课题：加法器、数值比较器教学目的：了解全加器的工作原理，熟悉全加器及多位加法器的逻辑功