20位单片音频数模转换器PCM63P

1、20位单片音频数模转换器 PCM63P摘要63是美国公司生产的具有超低失真性能满量程输出最大为-93的精密2 0位数模转换器可应用于低失真频率合成、高级消费品和特殊的数字音频应用等方面。文中介绍了 63的工作原理及应用电路。关键词63;数模转换器；音频1概述PCM6 3P是EE公司采用独特双DAC共线结构生产的超低失 真2 0位精密DAC芯片。该结构可消除有害的数模感应干扰误差和其它双极性零点附近的非 线性，因此，PCM63P的噪声非常低最大SNR为1 16dE 同时具有16倍的过采样率和快速建立时间电流输出2mA阶跃时为20 0ns o下面是PCM63P的主要特点是一种共线的2 0位音频DA

2、C;可近于理想地在低电平工作；输出无数模感应干扰；可快速2 0 0 ns电流输出 2ms;带有工业标准的串行输入接口;超低失真，最大96dE无外部调整;酬有基准源；最小SNR为1 16dE按加权方式计算；具有16倍过采样能力。2结构功能图1所示是PCM63P数模转换芯片的内部结构框图。图2则给出了其引脚排列，各管脚的功能说明如下CAP1脚伺服放大器去耦电容接入端；+ VA2脚+5V模拟电源；CAP3脚基准去耦电容接入端；CAP4脚失调去耦电容端；BPO5脚双极性偏置电流输出端口，典型偏置电流输出为+2mA；IOUT6脚DAC电流输出；ACOM7脚模拟公共端；RF19脚反馈接入端；RF21 0脚

3、该脚与9脚之间在芯片内部接有1 .5kQ反馈电阻以用于外部反馈；VD11脚一5V数字电源；DCOM12脚数字公共端；+ VD13脚+5V数字电源；CLK18脚DAC数据时钟输入；LE20脚DAC数据锁存允许；DATA21脚DAC数据输出;UB2Adj23脚选择高DAC位2调整4.29V;LB2Adj24脚选择低DAC位2调整4.29V;VPOT25脚位调整基准电压抽头一3.25V;VA28脚一5V模拟电源；NC其它空脚。3工作原理3.1双DAC共线结构PCM63P采用的是新型设计。它把传统DAC的优点良好的满量程性能、高信噪比和使用方便和优 秀的低电平性能结合起来。其内部的两个DAC以互补的方

4、式组合起来，可以产生良好的线性输 出。这两个DAC共享基准源和R 2R阶梯网络，从而保证了在所有 条件下的完全跟踪。它们通过交换DAC的个别位和激光校准的精密电阻来使DAC之 间达到高精度匹配。PCM63P采用的这种新的互补线性结构也称双DAC共线结构， 该结构可在两个方向上以小的阶跃离幵零点，从而避免了任何误操作或大 的线性误差，同时可提供一个绝对值电流输出。PCM63P的低电平性能确保了它的20位精度，尤其是在临界的双极性零点附近3.2动态指标PCM63P的一个重要动态指标就是总谐波失真+噪声THD + N PCM63P以8倍44 .1kHz的标准音频采样频率读入数字数 据，从而实现9 9

5、 1Hz的正弦波输出。其音频转换的动态范围可看作是相对于OdE的60dE有效输 出信号电平下的THD + N的测量值。在一9OdE输出电平上，PCM63P对理想信号的偏差一般少于 O.3dB0这些性能体现了PCM63P共线DAC电路在低噪声和双极零点 附近接近理想的性能。4PCM63P的应用4.1数字输入PCM63P能够接收与TTL兼容的逻辑电平。在输入线上，采用差动电流模式的逻辑输入结构改善了PCM63P 的抗噪声干扰能力。PCM63P的数据形式采用的是二进制补码形式，是最高有效位在 前的串行数据流。位串中的任何数字都可以在2 0位数据前加载，因为在LE寄存器使 能信号变低后，只有在它之前的最后2 0位数据才能转移到并行DAC寄 存器中。在PCM63P芯片中，DAC的串行数据输入位都在时钟CLK的 上升沿触发，DAC的串行到并行数据的转换是在使能信号LE的下降沿 进行的。其转换时序图如图3所示。PCM63P的典型时钟速率为16.9MHz。4.2电源与滤波电容采用内部反馈电阻的PCM63P应用电路连接图见图4所示，它采 用电压输出模式。如果不用反馈电阻，PCM6 3P的9、1 0脚应当悬空。PCM63P采用 5V电源，两个正电源应接于同一点，负电源亦 应如此。同时应在每个电源引脚处加去耦电容，以使电源干扰抑制最大。 两个公共点都应连到模拟电平面并应尽可能靠近芯片。实际上，图