TrimediaDSP芯片JTAG接口的仿真器设计

1、Trimedia DSP芯片JTAG接口的仿真器设计摘要提出芯片硬件仿真器的硬件电路组成和接口软件设计；介绍接口 的标准、工作原理及在芯片中的实现。关键词的接口模式的并行口硬件仿真器集成电路是公司新近推出的针对多媒体应用的一种高性能。它能够进行高质量的视频和音频处理，可以通过在线调试工具一一来幵发的各种资源和调试各种应用程序。为了能够满足研发、生产上对系统编程及工程上对现场调试的需要，幵发了使用方便、成本低的仿真器。1仿真器硬件电路组成图1为系统的组成框图。整个仿真器的功能可以由1片可编程逻辑器件来完成。图1中有两个接口一个与的接口相连，另一个连接到计算机的并行接口。之所以采用计算机的增强型并

2、行接口，是因为现在一般的计算机都有 如下几种端口串行接口、并行接口、接口。串行接口速度不高，无法满足仿真器快速下载的要求；普通的并行接口，数据传输速率限制在 50150，也无法满足仿真器快速下载的要求； 接口是种快速的计算机接口， 最高速率可以达到12，但由于该接口速度是 在数据以块方式传输时实现的，无法满足快速读写转换的要求，所以，也无法达到我们要求的数据传输速率而且一般的上都安装了具有和功能的控制器，在模式下，可以只用 1 个或指令来向控制器传输 1 个字节的数据，然后控制器将会处理握手信号 并产生选通信号。显然，在这种机器上的数据传输速度受到指令执行速率的限制。 通常在同时代的机器上很容

3、易获得 1175的数据传输速率。 可见，增强型并行接口能够满足我们的需求，而且用模式的并行接口 进行开发的难度较小。图 1 系统的组成框图图 2 为仿真器硬件线路图。 测试时钟，为的控制器和寄存器提供测试参考时钟，在的同步作用下 通过和引脚串行移入或同数据及指令。模式输入信号，在的上升沿时刻的状态决定了控制器即将进入的工作 状态。指令和数据寄存器的串行输入端，的控制器的当前状态以及保存在指 令寄存器的具体指令，决定了对于一个特定的操作由装入哪个寄存器。在的上升沿时刻，引脚的数据被采样，结果送到寄存器中。 和具有相同操作模式，只是在的下降沿处改变状态。 测试访问端口。从图 2 中知道，仿真器的设

4、计主要是可编程逻辑器件的设计，它将 8 位并行数据和串行数据进行相互转换。也就是说，在端将产生和串行发送和接收时序，实现仿真器和芯片控 制器的相互通信。在编程中可设置发送和接收的 8位数据寄存器，接收的 8 位数据寄存 器，4 位十六进制计数器。发送和接收数据都以字节方式进行，不足 8位数据的用 0 补齐。_和 _分别表示发送的 8 位数据和指令寄存器， _表示数据是否发送或 接收完毕， _为串行发送数据时的计数器，为外接的时钟。、为模式的并行接口控制信号，为并行口的07数据总线，、为连接到控制器的、引脚线。范文先生网收集整理下面为数据和指令写入相应的寄存器的例程_,=1=1_;_,=1=1_

5、;下面为发送数据的例程由于接收例程类似发送例程， 故省略。_,_=1=1;_=1_=0001_=0010_=0011_=0100_=0101_=0110_=0111_=1000; 图 3仿真器的 2接口控制软件仿真器 在 98 操作系统中的动态连接库如图 3 所示。图 3 中仿真板和 100 仿真板是第三方厂商提供的仿真板， 而就是要自 行设计的仿真板。选择何种仿真板，用户在使用调试软件时，可自行选择。 自行开发的仿真板需要有相应的动态链接库和驱动程序，它们需要命 名如下和。在 98 操作系统下，由于可以直接使用端口操纵，所以在 98 操作系统 下不需要相应的低层驱动 文件。在中至少包含以下

6、4 个函数 *; 对芯片进行复位 ,;对芯片的控制器进行初始化传送给数据寄存器数据的函数采用端口的037和037地址，分别产生互锁的地址读或写周期和互锁的数据读或写周期。通过模式端口查询信号，以确定信号，进行发送或接收并行8位数据。用引脚锁定数据数据寄存器内数据和指令指令寄存器内数据，用引脚 锁定数据，以实现数据寄存器和指令寄存器的切换。数据放在32位的数据寄存器中，指令放在 5位指令寄存器中。芯片提供的指令包括10000对设备进行复位；_10001选择数据输入 寄存器；10010选择数据输出寄存器； 10011选择输入数据满的标志 寄存器；10100选择输出数据满的标志寄存器； 10101选择控制寄存器；11110硬件测试模式的选择。括号中的内容是指令的操作码，它们通过引脚串行地移入指