加法器功能测试及设计_第1页
加法器功能测试及设计_第2页
加法器功能测试及设计_第3页
加法器功能测试及设计_第4页
免费预览已结束，剩余1页可下载查看

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、实验三加法器功能测试及设计一、实验目的1、掌握全加器的工作原理逻辑功能及应用。2、了解多种加法器型号的选择及功能。二、实验仪器设备与主要器件实验箱一个：双踪示波器一台，稳压电源一台。4位二进制超前进位全加器74LS283、74HC283； 74LS00三、实验原理全加器是中规模组合逻辑器件，可实现二进制数据的加法运算，是计算机中最基本的运算单 元电路。一位加法器有三个输入端A”、3“、C”“，即被加数、加数及低一位向本位的进位,有两个输岀端S”、C”，即相加的和以及向高一位的进位输出。AnBnCn-1SnCn0000000110010100110110010101011100111111全加器

2、的符号图1所示。图2图1坊c,_本实验主要采用4位超前进位全加器74LS283 逻辑符号如图所示Lw c 1 -pz1?:1?:1c I 疋Cl r 4+6=10, 7+9=16,用数码管显示结果，画出完整的电路图并记录数据解根据二进制与BCD码的关系得该电路的进位输出C为在此必须注意进位输出已不再是原来的Q而是C,这是这个实验的关键所在。 电路图如下：VCC：74LS283NU8A74LS04N74LS00NM1M 42 51Ml“4X blC474LS283NU7DCDDCD HEXIlli二进制码数码显示器值00000000110010200113010040101501106011171000810019101010101111110012110113111014111115数据记录表加法二进制码被加数二进制码二进制的和十进制的和进位0010001101015001000110101010101111001100001613、连接BBCD码转换电路，将实验结果填入自拟表中，分析数据是否符合要求。 解：电路图如下数据真值表如下4、设计一个将BCD码的8421码转换成余3码的电路写出真值表及表达式，画出电路图。解：真值表如下BCD码余3码0000001100010100001001010011011001000111010110000110100101111

人人文库> 全部分类> 行业资料 > 信息产业

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论