EDA彩灯控制器设计报告

1、设 计 报 告课程名称 EDA技术 指导教师 王春玲 设计题目 彩灯灯控系统设计 班 级 2010级 专 业 电子信息科学与技术 院 系 物理与电子工程学院 姓 名 罗 小 涛 学 号 合作者 孙洋洋陈方胜 摘要：该设计是以现场可编程逻辑器件(FPGA)为设计载体,以硬件描述语言(VHDL)为主要,以原理图输入设计为辅的表达方式,以Quartus开发软件和EDA试验箱为设计工具,阐述了彩灯控制器的工作原理和软硬件的实现方法。它以按键控制彩灯工作模式。并对所设计的控制器进行了时序仿真和编程下载进行硬件验证，顺利实现设计目标。关键词：彩灯 分频电路 VHDL语言 FPGA芯片 有限状态机Abstr

2、act: this design based on field programmable logic devices (FPGA) to design the carrier, with hardware description language (VHDL) as the main, in principle diagram input design, supplemented by express way to Quartus development software and EDA test chamber for design tools, this paper expounds th

3、e working principle of lights controller hardware and software and the realization method of it buttons to control lights work mode and the design of controller on the timing simulation and programming download for hardware validation, smooth realization design goalKeywords: lights crossover circuit

4、 VHDL language FPGA chip finite state machine1设计任务及要求1.1要有多重花型变化1.2多种花型可以自动变换，循环往复1.3彩灯变化的快慢节拍可以选择2 系统设计方案2.1 EDA技术简介 EDA是电子设计自动化（Electronic Design Automation）缩写，是90年代初从CAD、CAM、CAT和CAE的概念发展而来的。EDA技术是电子设计的发展趋势，利用EDA工具可以代替设计者完成电子系统设计中的大部分工作。EDA工具从数字系统设计的单一领域，发展到今天，应用范围已涉及模拟、微波等多个领域，可以实现各个领域电子系统设计的测试、设

5、计方针和布局布线等。现在对EDA的概念或范畴用得很宽，包括在机械、电子、通信、航空航天、化工、矿产、生物、医学、军事等各个领域，都有EDA的应用。目前EDA主要辅助进行三个方面的设计工作：IC设计、电子电路设计和PCB设计。2.2系统的整体组装设计原理图图1系统的整体组装设计原理图2.3根据系统设计要求，先设计一个具有六种花型循环变化的彩灯控制器。系统设计采用自顶向下的设计方法，系统的整体组装设计原理图，它由时序控制模块和显示控制模块两部分组成。整个系统有3个输入信号：系统时钟信号CLK，子系统清零信号CLR和控制彩灯节奏快慢的选择开关SPEED。9个输出信号LED(8.0),分别用于模拟九色

6、彩灯。3 各个模块控制3.1时序模块 该模块主要功能：通过CLK,CLR,SPEED三个输入端口和CLK1输出端口，实现分频电路的可控调节。从而控制彩灯的各个图案的变换速度快慢。 3.1.1时序模块原理图如下：图2时序模块原理图如下CLK:时钟信号CLR:复位SPEED：速度变换CLK1：输出时钟图3时序模块元件例化图3.1.2时序模块程序如下：LIBRARY IEEE;-时序控制模块(SX)USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY SX IS PORT(SPEED,CLK,CLR:IN STD_LOG

7、IC;-输入信号SPEED,CLK，CLR CLK1:OUT STD_LOGIC);-输出时钟CLK1END SX; ARCHITECTURE ART OF SX ISSIGNAL CK:STD_LOGIC; BEGIN PROCESS(CLK,CLR,SPEED) IS敏感信号CLK,CLR,SPEEDVARIABLE TEMP:STD_LOGIC_VECTOR(2 DOWNTO 0);-变量TEMP位宽为3位 BEGIN IF CLR=1 THEN CK=0;-复位端为高电平时清0 TEMP:=000; ELSIF (CLKEVENT AND CLK=1) THEN IF SPEED=1

8、THEN -图案变换速度控制 IF TEMP= 011 THEN -时钟分频（八分频） TEMP:=000; CK=NOT CK; ELSE TEMP:=TEMP+1;-TEMP加1 END IF; else CK=NOT CK; -二分频 END IF; END IF; END PROCESS; CLK1=CK;-输出时钟 END ART;3.1.3时序模块波形仿真如下：图4时序模块波形仿真如下分析：由波形可知当CLR为高电平时， CLK1输出为低电平复位。当SPEED为高电平时，CLK1输出为CLK进行四分频后的时钟;当SPEED为低电平时，CLK1输出原CLK。3.2 显示模块3.2.1

9、显示模块原理图如下：图5显示模块原理图CLK1：时钟信号输入CLK：复位LED：彩灯显示图6显示模块元件例化图3.2.2显示模块程序如下：LIBRARY IEEE;-显示模块(XS)USE IEEE.STD_LOGIC_1164.ALL;ENTITY XS IS PORT(CLK1,CLR:IN STD_LOGIC;-定义输入时钟信号，复位信号 LED:OUT STD_LOGIC_VECTOR(8 DOWNTO 0);-彩灯输出END ENTITY XS;ARCHITECTURE ART OF XS IS TYPE STATE IS(S0,S1,S2,S3,S4,S5,S6);-7种状态 SI

10、GNAL CURRENT_STATE:STATE;-定义CURRENT_STATE数据类型为STATE SIGNAL LIGHT:STD_LOGIC_VECTOR(8 DOWNTO 0);信号LIGHT位宽为9位 BEGIN PROCESS(CLR,CLK1) IS敏感信号CLR，CLK1CONSTANT L1:STD_LOGIC_VECTOR(8 DOWNTO 0):=;-彩灯图案一CONSTANT L2:STD_LOGIC_VECTOR(8 DOWNTO 0):=;-彩灯图案二CONSTANT L3:STD_LOGIC_VECTOR(8 DOWNTO 0):=;-彩灯图案三CONSTANT

11、 L4:STD_LOGIC_VECTOR(8 DOWNTO 0):=;-彩灯图案四CONSTANT L5:STD_LOGIC_VECTOR(8 DOWNTO 0):=;-彩灯图案五CONSTANT L6:STD_LOGIC_VECTOR(8 DOWNTO 0):=;-彩灯图案六 BEGIN IF CLR=1 THEN CURRENT_STATE - CURRENT_STATE状态为S0 LIGHT=ZZZZZZZZZ;-LIGHT为高阻态 CURRENT_STATE - CURRENT_STATE状态为S1 LIGHT=L1;-LIGHT为图案一 CURRENT_STATE - CURRENT

12、_STATE状态为S2 LIGHT=L2; -LIGHT为图案二 CURRENT_STATE - CURRENT_STATE状态为S3 LIGHT=L3; -LIGHT为图案三 CURRENT_STATE - CURRENT_STATE状态为S4 LIGHT=L4; -LIGHT为图案四 CURRENT_STATE - CURRENT_STATE状态为S5 LIGHT=L5; -LIGHT为图案五 CURRENT_STATE - CURRENT_STATE状态为S6 LIGHT=L6-LIGHT为图案六; CURRENT_STATE=S1; END CASE; END IF;END PROCE

13、SS; LED=LIGHT; -输出数据END ARCHITECTURE ART;3.2.3显示模块波形仿真图如下：图7显示模块波形仿真图3.2.4分析： 当CLR为高电平时，现态CURRENT_STATE 的状态为S0，LED输出为高阻态。否则，CURRENT_STATE从S1到S6循环，LED从L1到L6循环。显示模块状态图如下：图8显示模块状态图如下 由图可知CURRENT_STATE的状态变化是S0-S1-S2-S3-S4-S5-S6-S13.3 彩灯系统顶层原理图设计3.3.1顶层原理图设计图图9顶层原理图设计图3.3.2彩灯系统波形仿真图如下：图10彩灯系统波形仿真图如下分析： 当

14、RST为高电平时，LED输出为高阻态。当SPEED为高电平时，彩灯LED图形变化缓慢；当SPEED为低电平时，彩灯LED图案变化快。4 编程与下载 引脚锁定图11引脚锁定图5 总结与体会 通过本次课程设计我们做了彩灯控制系统，我们对EDA技术有了更深的了解，初步学会了自顶向下的设计方法设计系统，并利用VHDL语言进行了简单的电路模块化设计。 在本次课程设计中我们发现了我们平时学习中的很多不足的地方，所学的理论知识无法灵活运用，遇到问题时不知所措，不能冷下心来思考等问题。在这次实际操作出现错误到修改错误的过程。让我们得到很大的提高，并告诉我们在发现问题时，及时问老师同学，注重团队合作的力量。我们

15、同组同学明确分工，出现问题时认真探讨出错的原因。6 参考文献1潘松，黄继业. EDA技术实用教程. 北京：科学出版社，20022EDA技术实验与课程设计 主编 曹昕燕 周凤臣 清华大学出版社3电子设计自动化（EDA）教程 王锁萍 成都电子科技大学出版社4 辛春艳. VHDL硬件描述语言. 北京：国防工业出版社，20027附录（源程序）LIBRARY IEEE;-时序控制模块(SX.VHD)USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY SX IS PORT(SPEED,CLK,CLR:IN STD_LOGIC

16、; CLK1:OUT STD_LOGIC);END SX; ARCHITECTURE ART OF SX ISSIGNAL CK:STD_LOGIC; BEGIN PROCESS(CLK,CLR,SPEED) ISVARIABLE TEMP:STD_LOGIC_VECTOR(2 DOWNTO 0); BEGIN IF CLR=1 THEN CK=0; TEMP:=000; ELSIF (CLKEVENT AND CLK=1) THEN IF SPEED=1 THEN IF TEMP= 011 THEN TEMP:=000; CK=NOT CK; ELSE TEMP:=TEMP+1; END I

17、F; else CK=NOT CK; END IF; END IF; END PROCESS; CLK1=CK; END ART;LIBRARY IEEE;-显示模块(XS.VHD)USE IEEE.STD_LOGIC_1164.ALL;ENTITY XS IS PORT(CLK1,CLR:IN STD_LOGIC; LED:OUT STD_LOGIC_VECTOR(8 DOWNTO 0);END ENTITY XS;ARCHITECTURE ART OF XS IS TYPE STATE IS(S0,S1,S2,S3,S4,S5,S6); SIGNAL CURRENT_STATE:STATE

18、; SIGNAL LIGHT:STD_LOGIC_VECTOR(8 DOWNTO 0); BEGIN PROCESS(CLR,CLK1) ISCONSTANT L1:STD_LOGIC_VECTOR(8 DOWNTO 0):=;CONSTANT L2:STD_LOGIC_VECTOR(8 DOWNTO 0):=;CONSTANT L3:STD_LOGIC_VECTOR(8 DOWNTO 0):=;CONSTANT L4:STD_LOGIC_VECTOR(8 DOWNTO 0):=;CONSTANT L5:STD_LOGIC_VECTOR(8 DOWNTO 0):=;CONSTANT L6:STD_LOGIC_VECTOR(8 DO