成都电子科技大学本科数字电路数字逻辑设计第八章

1、成都电子科技大学本科数成都电子科技大学本科数 字电路数字逻辑设计第八字电路数字逻辑设计第八 章章1 1 第第 8 8 章章 时序逻辑设计实践时序逻辑设计实践 SSISSI型锁存器和触发器型锁存器和触发器 MSIMSI器件：计数器、移位寄存器器件：计数器、移位寄存器 其它：文档、迭代、故障和亚稳定性其它：文档、迭代、故障和亚稳定性 数字逻辑设计及应用数字逻辑设计及应用 成都电子科技大学本科数字电成都电子科技大学本科数字电 路数字逻辑设计第八章路数字逻辑设计第八章2 2 内容回顾内容回顾 时序电路文档标准时序电路文档标准 定时图定时图及其规范及其规范 锁存器和触发器锁存器和触发器 SSI型锁存器和

2、触发器型锁存器和触发器 应用：开关消抖、总线保持应用：开关消抖、总线保持 多位寄存器和锁存器多位寄存器和锁存器 成都电子科技大学本科数字电成都电子科技大学本科数字电 路数字逻辑设计第八章路数字逻辑设计第八章3 3 8.4 8.4 计数器计数器 模（模（modulus）：循环中的状态个数）：循环中的状态个数 模模m计数器（又称计数器（又称 m分频计数器）分频计数器） n位二进制计数器位二进制计数器 状态图中包含有一个循环的任何时钟时序电路状态图中包含有一个循环的任何时钟时序电路 S1 S2 S3 Sm S5 S4 EN EN EN EN EN EN EN EN EN EN EN EN EN 成都

3、电子科技大学本科数字电成都电子科技大学本科数字电 路数字逻辑设计第八章路数字逻辑设计第八章4 4 计数器的分类计数器的分类 按时钟：同步、异步按时钟：同步、异步 按计数方式：加法、减法、可逆按计数方式：加法、减法、可逆 按编码方式：二进制、十进制按编码方式：二进制、十进制BCD码、循环码码、循环码 计数器的功能计数器的功能 计数、分频、定时、产生脉冲序列、数字运算计数、分频、定时、产生脉冲序列、数字运算 本节内容本节内容 行波计数器、同步计数器行波计数器、同步计数器 MSI型计数器及其应用型计数器及其应用 二进制计数器状态的译码二进制计数器状态的译码 成都电子科技大学本科数字电成都电子科技大学

4、本科数字电 路数字逻辑设计第八章路数字逻辑设计第八章5 5 行波计数器（行波计数器（ripple counterripple counter） q 利用利用 T T 触发器实现：触发器实现： Q* = Q Q Q T 考虑二进制计数顺序：考虑二进制计数顺序： 只有当第只有当第 i-1 i-1 位由位由1 10 0时，时， 第第 i i 位才翻转。位才翻转。 CLK Q Q T Q Q T Q Q T Q Q T Q0Q1Q2Q3 成都电子科技大学本科数字电成都电子科技大学本科数字电 路数字逻辑设计第八章路数字逻辑设计第八章6 6 CLK Q0 Q1 Q2 CLK Q Q T Q Q T Q Q

5、 T Q Q T Q0Q1Q2Q3 速度慢，速度慢，最坏情况，第 最坏情况，第n位要经过位要经过 ntTQ 的延迟时间的延迟时间 异步时序异步时序 成都电子科技大学本科数字电成都电子科技大学本科数字电 路数字逻辑设计第八章路数字逻辑设计第八章7 7 同步二进制加法计数器同步二进制加法计数器 1 0 1 1 0 1 1 + 1 1 0 1 1 1 0 0 在多位二进制数的末位加在多位二进制数的末位加 1， 仅当第仅当第 i 位以下的各位都为位以下的各位都为 1 时，时， 第第 i 位的状态才会改变。位的状态才会改变。 最低位的状态每次加最低位的状态每次加1都要改变。都要改变。 EN Q T Q

6、q 利用有使能端的利用有使能端的 T T 触发器实现：触发器实现： Q* = ENQ + ENQ = EN Q 通过通过EN端进行控制，端进行控制， 需要翻转时，使需要翻转时，使 EN = 1 ENi = Qi-1 Qi-2 Q1 Q0EN0 = ? 1 成都电子科技大学本科数字电成都电子科技大学本科数字电 路数字逻辑设计第八章路数字逻辑设计第八章8 8 同步计数器同步计数器 1 CLK Q0 Q1 Q2 C 如何加入使能端？如何加入使能端？ 成都电子科技大学本科数字电成都电子科技大学本科数字电 路数字逻辑设计第八章路数字逻辑设计第八章9 9 有使能端的同步计数器有使能端的同步计数器 CNTE

7、N 低位低位 LSB 高位高位 MSB 串行使能串行使能 成都电子科技大学本科数字电成都电子科技大学本科数字电 路数字逻辑设计第八章路数字逻辑设计第八章1010 CNTEN 有使能端的同步计数器有使能端的同步计数器 并行使能并行使能 高位高位 MSB 低位低位 LSB 成都电子科技大学本科数字电成都电子科技大学本科数字电 路数字逻辑设计第八章路数字逻辑设计第八章11 11 同步二进制加法计数器同步二进制加法计数器 1 0 1 1 0 1 1 + 1 1 0 1 1 1 0 0 在多位二进制数的末位加在多位二进制数的末位加 1， 仅当第仅当第 i 位以下的各位都为位以下的各位都为 1 时，时，

8、第第 i 位的状态才会改变。位的状态才会改变。 最低位的状态每次加最低位的状态每次加1都要改变。都要改变。 对于对于D触发器：触发器：Q* = D Di = (Qi-1 Q1 Q0) Q D Q CLK Q= EN Q 考虑考虑 T 触发器：触发器：Q* = EN Q q 利用利用 D D 触发器实现：触发器实现： D0 = 1 Q = Q 成都电子科技大学本科数字电成都电子科技大学本科数字电 路数字逻辑设计第八章路数字逻辑设计第八章1212 CLK EN 同步清零和预置数同步清零和预置数 Q0 Q1 Q2 Q3 D0 D1 D2 D3 成都电子科技大学本科数字电成都电子科技大学本科数字电 路

9、数字逻辑设计第八章路数字逻辑设计第八章1313 LD_L CLR_L A 计数功能的电路计数功能的电路 Qi* = (Qi-1 Q1 Q0) Q QA 同步清零和预置数功能同步清零和预置数功能 P508 图图 8-31 成都电子科技大学本科数字电成都电子科技大学本科数字电 路数字逻辑设计第八章路数字逻辑设计第八章1414 4 4位二进制计数器位二进制计数器74x16374x163 CLR 同步清零同步清零 LD同步预置数同步预置数 RCO进位输出进位输出 ENP ENT 使能端使能端 进位输出清零进位输出清零 成都电子科技大学本科数字电成都电子科技大学本科数字电 路数字逻辑设计第八章路数字逻辑

10、设计第八章1515 4 4位二进制计数器位二进制计数器74x16374x163 74x163的功能表的功能表 0 1 1 1 1 CLK工作状态工作状态 同步清零同步清零 同步置数同步置数 保持保持 保持保持, ,RCO=0 计数计数 CLR_L LD_L ENP ENT 0 1 1 1 0 1 0 1 1 74x161异步清零异步清零 成都电子科技大学本科数字电成都电子科技大学本科数字电 路数字逻辑设计第八章路数字逻辑设计第八章1616 7474x163x163工作于自由运行模式时的接线方法工作于自由运行模式时的接线方法 成都电子科技大学本科数字电成都电子科技大学本科数字电 路数字逻辑设计第

11、八章路数字逻辑设计第八章1717 自由运行的自由运行的163163可以用作可以用作 2 2、4 4、8 8和和1616分频计数器分频计数器 012345678910 11 12 13 14 150 成都电子科技大学本科数字电成都电子科技大学本科数字电 路数字逻辑设计第八章路数字逻辑设计第八章1818 其它其它MSIMSI计数器计数器 74x160、74x162 1位十进制（位十进制（BCD）加法计数器（异、同步清零）加法计数器（异、同步清零） 01234567890 QA QB QC QD QC、QD都是十分频，但占空比不是都是十分频，但占空比不是50 成都电子科技大学本科数字电成都电子科技大

12、学本科数字电 路数字逻辑设计第八章路数字逻辑设计第八章1919 其它其它MSIMSI计数器计数器 74x169 可逆计数器可逆计数器 74x160、74x162 1位十进制（位十进制（BCD）加法计数器（异、同步清零）加法计数器（异、同步清零） UP/DN UP/DN = 1 加法计数（升序）加法计数（升序） UP/DN = 0 减法计数（降序）减法计数（降序） 使能输入使能输入 进位输出进位输出 低电平有效低电平有效 成都电子科技大学本科数字电成都电子科技大学本科数字电 路数字逻辑设计第八章路数字逻辑设计第八章2020 A B C G1 G2A G2B Y0 Y1 Y2 Y3 Y4 Y5 Y

13、6 Y7 74x138 EN1 EN2_L EN3_L SRC0 SRC1 SRC2 P0 P1 P7 SDATA 如何控制地址端自动如何控制地址端自动 轮流选择输出轮流选择输出Y0Y7 计数器的应用计数器的应用 成都电子科技大学本科数字电成都电子科技大学本科数字电 路数字逻辑设计第八章路数字逻辑设计第八章2121 二进制计数器状态的译码二进制计数器状态的译码 若在一次状态转移中有若在一次状态转移中有2 2位或多位计数位同时变化，位或多位计数位同时变化， 译码器输出端可能会产生译码器输出端可能会产生“尖峰脉冲尖峰脉冲” 功能性冒险功能性冒险 01234567012 成都电子科技大学本科数字电成

14、都电子科技大学本科数字电 路数字逻辑设计第八章路数字逻辑设计第八章2222 CLK 8 8位寄存器位寄存器 还有更好的办法。还有更好的办法。 改进：消除改进：消除“毛刺毛刺” 成都电子科技大学本科数字电成都电子科技大学本科数字电 路数字逻辑设计第八章路数字逻辑设计第八章2323 任意模值计数器任意模值计数器 利用利用SSI器件构成器件构成 时钟同步状态机设计时钟同步状态机设计 利用利用MSI计数芯片构成计数芯片构成 利用利用n位二进制计数器实现模位二进制计数器实现模m计数器计数器 分两种情况考虑：分两种情况考虑： m 2n 清零法、置数法清零法、置数法 成都电子科技大学本科数字电成都电子科技大

15、学本科数字电 路数字逻辑设计第八章路数字逻辑设计第八章2424 用用4 4位二进制计数器位二进制计数器74x16374x163实现模实现模11 11计数器计数器 q 清零法清零法 S0S1S2S3S4 S12S11S10S9S8 S7 S6 S5 S13 S14 S15 计数到计数到1010时，时， 利用同步清零端利用同步清零端 强制为强制为0000。 m2m2n n 情况 情况 成都电子科技大学本科数字电成都电子科技大学本科数字电 路数字逻辑设计第八章路数字逻辑设计第八章2525 q 清零法清零法 计数到计数到1010时，时， 利用同步清零端利用同步清零端 强制为强制为0000。 m2m2n

16、 n 情况 情况 用用4 4位二进制计数器位二进制计数器7474x163x163实现模实现模11 11计数器计数器 CLK Q0 Q1 Q2 Q3 思考：思考： 如果是如果是74x161 （异步清零）（异步清零） 可以这样连接吗？可以这样连接吗？ 利用利用10111011状态异步清零，会出现状态异步清零，会出现“毛刺毛刺” 成都电子科技大学本科数字电成都电子科技大学本科数字电 路数字逻辑设计第八章路数字逻辑设计第八章2626 用用4 4位二进制计数器位二进制计数器74x16374x163实现模实现模11 11计数器计数器 q 置数法置数法 m2m2n n 情况 情况 S0S1S2S3S4 S1

17、2S11S10S9S8 S7 S6 S5 S13 S14 S15 计数到计数到1111时，时， 利用同步预置数端利用同步预置数端 强制输出为强制输出为0101 成都电子科技大学本科数字电成都电子科技大学本科数字电 路数字逻辑设计第八章路数字逻辑设计第八章2727 用用4 4位二进制计数器位二进制计数器7474x163x163实现模实现模11 11计数器计数器 q 置数法置数法 m2m 2nm 2n） 先进行级联，再整体置零或预置数先进行级联，再整体置零或预置数 例：用例：用74x163构造模构造模193计数器计数器 两片两片163级联得级联得8位二进制计数器（位二进制计数器（0255） 采用整体清零法，采用整体清零法，0192 采用整体预置数法，采用整体预置数法，63255 25619363 （P512图图8