3组合逻辑电路习题解答

1、3组合逻辑电路习题解答68自我检测题1组合逻辑电路任何时刻的输出信号，与该时刻的输入信号有关，与以前的输入信号 无关 。2. 在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为竞争冒险。3. 8线一3线优先编码器74LS148的优先编码顺序是 匚、G、T5、T0，输出为 Y2Yo。输入输出均为低电平有效。当输入77i6TI70为11010101时，输出Y2Y0为010 。4. 3线一8线译码器74HC138处于译码状态时，当输入A2A1A0=001时，输出Y7 Y0 = 11111101 。5 实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫数据分配器6

2、根据需要选择一路信号送到公共数据线上的电路叫数据选择器。7一位数值比较器，输入信号为两个要比较的一位二进制数，用A、B表示，输出信号为比较结果：Y（aB）、Y（a= b）和Y（ab）的逻辑表达式为 AB。&能完成两个一位二进制数相加，并考虑到低位进位的器件称为全加器 。9 多位加法器采用超前进位的目的是简化电路结构x 。 （V,x ）10. 组合逻辑电路中的冒险是由于 引起的。A .电路未达到最简B .电路有多个输出C .电路中的时延D .逻辑门类型不同11. 用取样法消除两级 与非门电路中可能出现的冒险，以下说法哪一种是正确并优先 考虑的？A .在输出级加正取样脉冲B .在输入级加正取样脉冲

3、C .在输出级加负取样脉冲D.在输入级加负取样脉冲12. 当二输入 与非门输入为 变化时，输出可能有竞争冒险。A . 01 10B . 00 10C. 10 11D . 110113. 译码器74HC138的使能端E1e2E3取值为时，处于允许译码状态。A . 011B. 100C. 101D. 01014 .数据分配器和 有着相同的基本电路结构形式。A.加法器B .编码器C.数据选择器D .译码器15 .在二进制译码器中，若输入有4位代码，则输出有 个信号。A . 2B . 4C . 8D . 1616 .比较两位二进制数 A=A 1A0和B=B1B0,当A B时输出F=1，则F表达式是A

4、.FAi BiB.FA| ABiBC.FAi BiAiBi Ao BoD.FAi BiAoBo17.集成4位数值比较器74LS85级联输入Iab分别接00i，当输入二个 相等的4位数据时，输出Fab分别为。门。B . ooiC. iooA. 01018 .实现两个四位二进制数相乘的组合电路，应有B . 9C . 10A.819 .设计一个四位二进制码的奇偶位发生器D. 011个输出函数。D. 11（假定采用偶检验码）个异或在图T3.2。中，能实现函数 FABBC的电路为2o.电路（b） iBCC 一AoYoB 一AiYiA 一A2丫2丫3丫41 Ei丫50E2丫60 cE3丫7o74LSi38

5、Yo:(c)Y7(b)图 T3.20C .电路（c）D.都不是1 .分析图P3.1所示组合逻辑电路的功能, 并说明电路的逻辑功能。要求写出与-或逻辑表达式，列出其真值表,AB C图 P3.1解：CO=AB+BC+ACABC (AB C)CO ABC (ABC)AB BCABC(A B C)ABBCACABCAAB BC AC BAB BC ACCAB BC ACABCAB BCC BAC ACC AB B AABCAB C ABC A BCSAC真值表ABCSCOABCSCO0000010010001101010101010110010110111111CO电路功能：一位全加器， A、B为两个

6、加数，C为来自低位的进位，S是相加的和，是进位。2已知逻辑电路如图 P3.2所示，试分析其逻辑功能。图 P3.2解:(1)逻辑表达式P1ABC ,P2 BR B ABC , P3AR AABC , P4 CR CABCFP2P3P4B ABC A ABC C ABCB ABCAABC CABCABC (AB C)(A_BC)( A B C)ABCABC_ABC ABCABC AB CABCFABCF0 0 001 0 010 0 111 0 110 1 011 1 010 1 111 1 10（2）真值表（3）功能从真值表看出，ABC=000或ABC=111时，F=0，而A、B、C取值不完全相

7、同时，F=1。 故这种电路称为“不一致”电路。3.试用与非门设计一组合逻辑电路，其输入为3位二进制数，当输入中有奇数个1时输出为1，否则输出为0。解：（1）真值表ABCFABCF0 0 001 0 010 0 111 0 100 1 011 1 000 1 101 1 11(2) F ABC ABC ABC ABC ABC ABC ABC ABC (无法用卡诺图化简)(3) 逻辑图ABc &A B C-A BeABC&4. 4位无符号二进制数 A （ A3A2A1A0）, 或12 VW=VW B)l(Av B)I(A=B)000010101010100110011 ( A B)W0V0 ， 1

8、 ( AB )丫 (A=B )Y (AB)I (A=B)I(A VW=VWv V34. 用两个四位加法器 74283和适量门电路设计三个 4位二进制数相加电路。解：三个4位二进制数相加，其和应为6位。基本电路如图所示。 两个加法器产生的进 位通过一定的逻辑生成和的高两位。J7A1A 1A2SoA 2SoA3S1A 3S1BoS2ZoBoS2B1S3乙B1S3B2Z2 -B2B3CoCO1Z3 B3COClorCIoS4 C0 CO? ， S5 C0 co?Xo人X2X3Yi 丫2 丫3 SoSiS2S3CO2CO1CO2S5S4CO1CO2sS4000001011001111035. A、B为

9、4位无符号二进制数(BM 0),用一个74LS283、非门和一个其它类型门 电路实现：当A= ( B-1 )模16时，输出丫=1，否则为0。解：( B-1 )模 16 即为 B-1 A=B-1 时 丫=1，否则 Y=0，即 B-1-A=B+A+1-1=B+A 为 0 时，丫=1 。AoAiA2So .A3Si -BoS2 一BiS3 -B2B3Co-CIo36. A、B为四位二进制数，试用一片74283实现Y=4A+B。解：Y=4A+B=A3A2AiAoOO+B3B2BiBo37.用一片74283和尽量少的门电路设计余3码到2421码的转换。解：余3码到2421码的转换的真值表为：A3A2A1

10、A0B3B2B1B000110000010000010101001001100011011101001000101110011100101011011011111011001111从真值表中可以看到，当A3=0时，B=A-3，当A3=1时，B=A+3AoAoAiAiA2A2SoA3 A3SiBoS2BiLJ iS34B2B3CoCIoBoBiB2Ba38.设计一个一位 8421BCD码乘以5的电路，要求输出也为 8421BCD码。要求:(1 )用4线/16线译码器及门电路实现；(2 )只用四位全加器 74LS283实现；(3)不用任何器件实现。解：根据题意列出真值表A3A2AiAoB7B6B5

11、B4B3B2BiBooooooooooooooooioooooioiooiooooiooooooiioooioioioiooooiooooooioiooiooioioiioooiioooooiiiooiioioiiooooiooooooiooioioooioi(1 )从真值表可写出逻辑表达式:B7=0,Bi=0,B6=Dm (8, 9),B5=Dm (4, 5, 6, 7),B4=Dm (2, 3, 6, 7),Bo=B2=Dm (1 , 3,5, 7, 9 )。74HC154B2（Bo）BiB3B7B5(2) 用全加器实现A3A2A iAox 0 1 0 10 0 A3A2A1A0+ A3A2A1A0II JI用74283实现A1A0逻辑图与36题同。(3) 不用任何器件实现B7=0， B6= A3， B5= A2， B4=A1， B3=0， B2=A0， B1=0， B0=A0