CMOS石英晶振最优起振条件分析与电路设计_第1页
CMOS石英晶振最优起振条件分析与电路设计_第2页
CMOS石英晶振最优起振条件分析与电路设计_第3页
CMOS石英晶振最优起振条件分析与电路设计_第4页
CMOS石英晶振最优起振条件分析与电路设计_第5页
已阅读5页,还剩1页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、CMOS石英晶振最优启振条件分析与电路设计摘 要:本文基于自动控制原理,对Pierce CMOS晶振电路的启振条件作了详细的分析,对电路中影响石英晶振起振的各种寄生参数作了深入研究,结合Matlab对理论分析作了验证,并以15Mhz晶振为例,设计了一个保证晶振可靠起振的最优反相器,最后通过HSPICE模拟进一步验证了理论分析的正确性。关键词:CMOS;石英晶振;启振条件The optimum start-up conditions analysis and Circuit design of CMOS Crystal Oscillator Jiang Renjie (School of Com

2、puter Science, National University of Defense Technology)Abstract:This paper investigates the start-up conditions in Pierce CMOS crystal oscillator base upon the auto-control principle . The effect of oscillator start-up conditions caused by crystal circuit parasitics has been analyzed theoretically

3、 in detail. The result of theoretical analysis is verified using Matlab, and the optimum inverter which can guarantee circuit oscillate reliably has been designed for the 15Mhz crystal oscillator as an example. Finally, using Hspice simulation, the correctness of the theoretical analysis is verified

4、 further. Key words:CMOS, Crystal oscillator, Start-up conditionI . 引言在现代电子系统中,Pierce CMOS晶振电路,作为时钟发生器,得到越来越广泛的应用12810。基于CMOS反相器的石英晶体振荡器是一种常用的结构,然而,以前的分析直接从电路结构入手,没有把晶振电路作为一个控制系统来分析,也没有很好的关注晶振中寄生参数对振荡器起振的影响810,只是说明了反相器在某一尺寸可以起振,并没有说明怎样设计一个反相器,使其尺寸在一个范围内都能使晶振电路可靠起振,以及怎么使其快速起振。晶振电路在固定偏置下,即使环路增益满足“巴克豪森

5、准则”,振荡器似乎能够振荡,而实际上如果环路增益太大,电路也不能起振。本文针对这些问题,把晶振电路从控制系统的角度,结合自动控制原理进行理论分析,详细说明了各种参数对电路性能的影响,得到使晶振电路起振的环路增益的范围,并结合Matlab得到一个最优值,最后以15MHz晶振电路设计为例,在SMIC 130nm CMOS工艺下,通过Spice 模拟验证理论分析的正确性。II . 原理石英谐振器简称晶体,是晶体振荡的核心原件,它由石英晶体片、电极、支架及其他辅助装置组成,是利用石英晶体的压电效应原理制成的电、机械振荡系统。如图1是石英晶振的等效电路。 石英晶振由等效电阻R0、等效电感L0和等效电容C

6、0组成的串联振荡回路与静态电容C3并联组成。在等效电路中,L0、C0组成串联谐振电路,谐振频率为5: (1)而L0、C0又与C3组成并联谐振回路,谐振频率为: (2)当工作频率时,晶体呈容性;当工作频率时,晶体呈感性;而当工作频率时,晶体呈容性。晶体在晶体振荡器主振级的振荡电路中呈现感性,即工作频率满足。如图2是常用的Pierce振荡器拓扑图。Pierce振荡器电路用并联反馈电阻Rf引进直流偏置。在电路起振时,Rf使得反向器的VinVoutVdd/2。为了减小晶振上的负载电阻,这些偏置电阻在工艺和有源器件的特性允许的情况下要尽可能的大,当振荡频率为1MHz20MHz时,Rf典型值为1M10M范

7、围。反相器提供了必要的增益并产生180相移,电容C1和C2设置电路的反馈因子,结合晶振的感抗产生振荡所需的另外180相移,在加上反相器提供的180相移,只要电路环路增益满足“巴克豪森准则”3: (3)那么电路就会在处起振。这两个条件是必须的但还不充分,在存在温度和工艺变化的情况下为了确保振荡,典型地我们将选择环路增益至少两倍或三倍于所要求的值。图2所示的振荡器的小信号模型如图3所示,这可以用来确定振荡器的起振条件。跨导gm取决反相器以及电路的偏置条件,电阻R1和R2分别表示总的输入输出阻抗。电容C1和C2包括有源器件电容和电路产生寄生电容。R0、C0和L0构成晶振的等效电路。电容C3包括了有源

8、器件的电容,但是主要取决于晶振的固有电容,Rf是偏置引入的电阻。 如图3,我们可以研究电路的稳定性条件,从受控电流源的输出端断开环路,引进一个测试电流流过反馈环路以计算环路增益。首先,分析晶振等效电路以及R3、C3的等效阻抗,如下: (4) (5)现在我们可以通过计算环路传输函数来分析电路的稳定性,如图3,断开反馈环路,引入测试电流,则有: (6) (7) (8) (9)从传输函数可以看出,T(s)包含高Q值复数零、极点对,加上两个负实数极点和一个负实数零点。现在,可以用一些典型的晶振参数值代入函数,产生相应的波特图、根轨迹图、Nyquist(奈奎斯特)图,以分析振荡电路的是否能够起振。III

9、、Matlab分析式(8)是电路的传输函数T(s),可以看出T(s)是gm的线性函数,则可以得到归一化的传输函数,gm作为根轨迹图中变量,其变化范围为。首先不考虑寄生参数Rf和C3,且将反向器的输入电阻看成,用谐振频率为15MHz典型的参数:L0=11.25mH、C0=10fF、R0=25、R2=1K、C1=12pF、C2=15pF,用Matlab得到的根轨迹图如图4所示。根轨迹法是分析和设计线性系统的定常控制系统的图解方法,它是开环系统某一参数从零变化到无穷时,闭环系统特征方程的根在s平面上变化的轨迹,如果闭环极点全部位于S左半平面,则系统一定是稳定的,否则系统就不稳定,即稳定性只与闭环极点

10、位置有关,而与闭环零点位置无关4。从图4可见,在gm变化的整个范围内,根轨迹在右半平面都存在,系统不稳定,所以电路不存在起振的问题。但是,忽略C3只是理想情况。为了电路能偏置在一个合理的工作点,Rf是必须的,下面来考虑实际情况,C3=12pF、Rf=5M、R1=1020,我们可以得到Matlab分析结果如图5所示,其中图5(a)为根轨迹图。从图5(a)可见,随着gm增加,根轨迹会进入右半平面,电路会起振,但是随着gm继续增大,根轨迹又会重新进入左半平面,系统会达到稳定,电路不能起振。所以gm只有在一个合适的范围之内电路才会起振。从图5(c)Nyquist也可以得到相应的结论,它包含负实轴上的点

11、(-1/gm ,0),从而也可以得到使得电路起振gm的范围。如图5(d)可以看到在频率为晶体谐振频率15MHz时,相移达到了180这个关键点,且增益的绝对值大于一,满足了巴克豪森准则,所以只要确定一个合理的gm,电路就会起振。当然,为了电路能够可靠的起振,我们希望gm的范围越大越好,而实际上gm的范围是由电路参数确定的,而现在15MHz晶振的参数是确定的,经Matlab分析可知,当Rf到达几兆欧姆时,对gm 范围的影响可以忽略,增大C1、C2都可以增大gm的范围,但是电容太大,会影响振荡频率的精确度;而反相器输入输出电阻也是影响电路起振的重要因素。所以下一节就是要通过Hspice找到一个合理的

12、反向器,使它的输入输出电阻及gm能够使得电路能可靠起振。 ng Liang快速起振,e Circuits, Feb. 开发接口收到付款斯拉夫监考老师丹佛金块乐山大佛监考老师地方4444444444444444444444444444444444444444444444444444444444444444444IV、Spice模拟用15MHz晶振典型参数得到如图5(a)根轨迹图,随着gm增大,根轨迹会进入右半平面,当gm继续增大,根轨迹又会回到左半平面,因为根轨迹图中,左半平面系统是稳定的,右半平面系统是不稳定,而振荡电路是一个不稳定系统,所以需要根轨迹进入右半平面,此时临界点的gmmin= 1

13、.36mA/V和gmmax=36.5mA/V,及当反相器的gm在此之间时,系统就会发生振荡,但是为了使反相器能够快速起振,反相器的跨导应满足2: (10) 确定了反相器gmopt的值,接下来就可以确定反相器的尺寸了。在设计反向器时,考虑PMOS管的上拉电阻与NMOS管的下拉电阻匹配,这通常要求PMOS与NMOS的宽度比在33.5之间,这使得反相器具有一个对称的VTC且tpLH与tpHL相等,但这并不意味着这一比值可以得到最小的传播延时。如果对称性和噪声容限不是主要因素,那么实际上可以通过减小PMOS器件的宽度来加快反相器的速度,在此设计中,要求反相器tpLH与tpHL相等且速度较快,故将Wpm

14、os / Wnmos确定为2.56,其沟道长度用典型值(此设计用SMIC 130nm工艺,故L=130nm)。按照这一原则,用Hspice找到一组最优尺寸:Wpmos=25.5um、Wnmos=10.2um,Lpmos=Lnmos=0.13um,然后结合Matlab中15MHz晶振典型参数,用Hspice模拟,其结果如图6所示。当然,本文只是以最简单的反向器为例,在实际的晶振电路中所用的反相器,根据不同的要求其结构会有所不同,但是分析方法是一样的。无论什么样的反相器结构,我们都可以得到其小信号模型,然后按照本文前面的分析方法得到保证晶振电路可靠启振的最优跨导gmopt。继而指导反相器的设计。V

15、、结论通过对基于CMOS反相器的石英晶振的小信号分析,可以得到它的环路增益的传输函数。结合自动控制理论和Matlab分析,可以确定电路中哪些参数影响振荡器启振,根据不同的晶振参数,通过Matlab分析,可以得到使得电路起振的gm的范围,然后通过Hspice找到gm在这个范围内的最优反相器,最后通过Hspice模拟验证了理论推导的正确性。本文提供了优化反相器的设计方法,确保了晶振可靠起振。 参考文献1 M Unkirch and R Meyer. Conditions for start-up in crystal oscillators. IEEE J. Solid-State Circuit

16、s, Feb. 1982,SC-17(2) 228236.2 Andreas Rusznyak. Start-Up Time of CMOS Oscillators.IEEE Transactions on Circuits and Systems,March 1987,CAS-34(3).3 Behzad Razavi,模拟集成电路设计M. 陈贵灿等译,西安:西安交通大学出版社,20024 胡寿松,自动控制原理-3版M,国防工业出版社,19945 张肃文、陆兆熊编,高频电子线路(第三版),高等教育出版社6 Jan M. Radbaey etc.,数字集成电路-电路、系统与设计(第二版)M.

17、周润德等译,北京:电子工业出版社,2004.107 Masahiro Toki and Yasuo Tsuzuki. Analysis of star-up characteristics of CMOS crystal oscillators.IEEE frequency control symposium,19928 陈曙 等,CMOS石英晶体振荡器的设计与实现,电子工程师,2004.119 Stuart Robb & David Brook etc.,Determining MCU Oscillator Start-up Parameters,Freescale Semiconductor,inc.2

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论