简单EDA出租车计费器

1、 桂林电子科技大学信息科技学院eda技术及应用实训报告学 号 * 姓 名 * 指导教师：* 2012 年 4 月27 日实训题目：出租车计费器 1 系统设计1.1 设计要求1.1.1 设计任务设计并制作一台出租车计费器。1.1.2 性能指标要求 用eda实训仪的i/o设备和pld芯片实现出租车计费器的设计。 出租车起步开始计程和计费，计程系统按实际公里数计程，计费系统首先显示起步价（如7.0），车行驶2km以内，只收起步价7元。 出租车行驶超过2km后，按每公里1.6元在7.0元的基础上增加。 出租车行驶超过10km后（或超过20元路费），每公里加收50的车费，即车费变为每公里2.4元。 出租

2、车达到目的地后，（用一个按钮）计程和计费数据清零，为下一次计费开始。1.2 设计思路及设计框图1.2.1设计思路1.首先了解出租车的性能指标；2.然后设置出租车计费器的使能端以便控制出租车计费器是否工作；3.计算路程的表达式：路程=速度*时间；4.完成距离与对应价格的表达式可以条件判断完成；5.完成任务后需要清除数据，用条件判断完成零对路程或者价格的清零。1.2.2总体设计框图 2 各个模块程序的设计1.一秒钟分频器的设计分析：由于机器的时钟频率是20mhz，所以当发生20mhz个脉冲的时间是一秒完成一个进位，需要存放20m的二进制位数必须大于23，所以设置寄存器形变量q，输出为一秒脉冲，设置

3、一位二进制就可以了，即：reg cout。2.速度控制器的设计分析：本模块采用数据选择器设计类似汽车的挂档，当使能端为高电平的时候为有效电位，每一个脉冲完成一次对速度的赋值，速度的选择是用case对输入口k1,k2的对应速度。3.状态的显示设计分析：当使能端是高电平的时候显示当前为有乘客状态，led灯显示为互闪状态，当使能端为低电平的时候表示没有乘客，led灯灭。4.路程价格计算与显示分析：路程=速度*时间，这里的路程是每秒的速度；由于路程和价格是在数码管是以十六进制方式显示，所以当计数超过10的时候强制时候高位进一，低位显示个位,（用当前个位对10求余即可得到个位），用条件判断价格和路程对应

4、的问题。3 调试过程本程序除了状态模块，其他模块设计编程都没出现比较大问题。对于状态模块，如果按c语言思路用if语句对l赋值会出现错误。分析结果：在verilog hdl语言中，if语句是同时判断的，而在c语言中，if语句是顺序判断的，所以在veriloh hdl中，用c语言思路编写会出现对同一个变量同时赋值，所以出现错误。解决方案：按时序逻辑思想，对变量l的每一种状态判断后赋值，这样就不会出现对同一个变量赋值的情况。4 功能测试4.1 测试仪器与设备 eda实训箱，数据连接线，电脑quartus仿真。4.2 性能指标测试 用eda实训仪的i/o设备和pld芯片实现出租车计费器的设计。 出租车

5、起步开始计程和计费，计程系统按实际公里数计程，计费系统首先显示起步价（如7.0），车行驶2km以内，只收起步价7元。 出租车行驶超过2km后，按每公里1.6元在7.0元的基础上增加。 出租车行驶超过10km后（或超过20元路费），每公里加收50的车费，即车费变为每公里2.4元。 出租车达到目的地后，（用一个按钮）计程和计费数据清零，为下一次计费开始。性能指标要求指标全部完成，同时添加状态显示与模拟出租车速度挂档模式。4.3 误差分析（某些题目需要）分析：价格方面带有小数，但是本程序中为整十进位，所以忽略了部分小数。解决：当数据大于10的时候对10求余后放回原位数，高位进1。5 实训心得体会通过

6、对verilog hdl语言的学习，同时完成实训内容，把学习到的理论知识用到实际当中。同时了解了verilohg hdl语言的设计结构与特点，区分了c语言和verilog hdl语言的区别。体会：单单的考脑子想不一定能实现，必须要在电脑上把程序一一敲出来，然后调试才能得到预期结果；虽然在电脑上编程完成，并且在波形仿真中也能实现，但是在机器上缺不能实现，所以必须一步一步的分析，一步一步的检查，多次的调试，多次的下载到机器上实验才能得到真正的结果！6 参考文献 例：1 谢自美电子线路设计实验测试（第二版）武汉：华中科技大学出版社，2000eda技术于应用第3版江国强编著电子工业出版社 附录附录1：

7、仿真波形图（部分模块）速度选择仿真波形图：路程价格计算仿真波形图附录2:程序清单一秒分频器module frequency_second(clk,cout);input clk;reg24:0 q;output reg cout;always (posedge clk)beginif(q=20000000-1) q=0;else q=q+1;if(q=20000000-1) cout=1;else cout=0;endendmodule状态显示module condition(clk,c,l);input clk,c;output l;reg 11:0 l;reg a;initial begi

8、n l=b010101010101;a=l;endalways (posedge clk)beginif(c) begin if(l=b010101010101) l=b101010101010; else if(l=b101010101010) l=b010101010101; else l=b101010101010; end else l=b000000000000; endendmodule速度选择module choose(clk,c,k1,k2,speed); input clk,c,k1,k2; output 3:0 speed; reg 3:0 speed; always (p

9、osedge clk) if(c) begin case(k2,k1) b00: speed=0; b01: speed=2; b10: speed=5; b11: speed=10; endcase end else speed=0;endmodule路程价格计算显示module money_distance(clk,clrn,speed,d,m,dp,control);inputclk,clrn,control;input3:0speed;outputreg15:0d,m;outputreg7:0dp;initial dp=b01000100;always(negedge clrn or

10、posedge clk)beginif(clrn)begind=0;m=0;end else if(control) begind=d+speed; if(d3:0=ha) begin d3:0=d3:0%10;d7:4=d7:4+1;end if(d7:4=ha) begin d7:4=d7:4%10;d11:8=d11:8+1;end if(d11:8=ha) begin d11:8=d11:8%10;d15:12=d15:12+1;end if(dh200)m=h700; else if(d9) begin m3:0=0;m7:4=m7:4+1;end if(m7:49) begin m7:4=0;m11:8=m11:8+1;end if(m11:89) begin m11:8=0;m15:12=m15:12+1;end end else beg