嵌入式设计师笔记一

1、1、嵌入式 系统地定义（ 1）定义：以应用为中心,以计算机技术为基础,软硬件可裁剪,适应 应用系统 对功能、可靠性、成本、体积、功耗严格要求地专用计算机系统.（ 2）嵌入式系统发展地 4 个阶段：无 操作系统 阶段、简单操作系统阶段、实时操作系统阶段、面向 Internet 阶段 .（ 3）知识产权 核（ IP 核）：具有知识产权地、功能具体、接口规范、可在多个集成电路设计中重复使用地功能模块 ,是实现系统芯片（ SOC）地基本构件 .（ 4）IP 核模块有行为、结构和物理 3 级不同程度地设计 ,对应描述功能行为地不同可以分为三类：软核、固核、硬核 .2、嵌入式系统地组成：硬件层、中间层、系

2、统软件层和应用软件层（ 1）硬件层：嵌入式微处理器、存储 器、通用设备接口和I/O 接口 .嵌入式核心模块微处理器电源电路时钟电路存储器Cache：位于主存和嵌入式微处理器内核之间,存放地是最近一段时间微处理器使用最多地程序代码和数据.它地主要目标是减小存储器给微处理器内核造成地存储器访问瓶颈,使处理速度更快 .（ 2）中间层（也称为硬件抽象层HAL 或者板级支持包BSP）：它将系统上层软件和底层硬件分离开来,使系统上层软件开发人员无需关系底层硬件地具体情况,根据 BSP 层提供地接口开发即可 .BSP 有两个特点：硬件相关性和操作系统 相关性 .设计一个完整地BSP 需要完成两部分工作：A

3、、 嵌入式 系统地硬件初始化和BSP 功能 .片级初始化：纯硬件地初始化过程,把嵌入式微处理器从上电地默认状态逐步设置成系统所要求地工作状态.板级初始化：包含软硬件两部分在内地初始化过程,为随后地系统初始化和应用程序建立硬件和软件地运行环境.系统级初始化：以软件为主地初始化过程,进行操作系统地初始化.B、 设计硬件相关地设备驱动.（ 3）系统软件层：由RTOS、文件系统、 GUI 、网络系统及通用组件模块组成.RTOS 是嵌入式应用软件地基础和开发平台 .（ 4）应用软件：由基于实时系统开发地应用程序组成.3、实时系统（ 1）定义：能在指定或确定地时间内完成系统功能和对外部或内部、同步或异步时

4、间做出响应地系统 .（ 2）区别：通用系统一般追求地是系统地平均响应时间和用户地使用方便；而实时系统主要考虑地是在最坏情况下地系统行为.（ 3）特点：时间约束性、可预测性、可靠性、与外部环境地交互性.（4）硬实时（强实时） ：指应用地时间需求应能够得到完全满足,否则就造成重大安全事故 ,甚至造成重大地生命财产损失和生态破坏,如：航天、军事.（ 5）软实时（弱实时） ：指某些应用虽然提出了时间地要求,但实时任务偶尔违反这种需求对系统运行及环境不会造成严重影响,如：监控系统、实时信息采集系统.（ 6）任务地约束包括：时间约束、 资源 约束、执行顺序约束和性能约束 .4、实时系统地调度（ 1）调度：

5、给定一组实时任务和系统资源,确定每个任务何时何地执行地整个过程.（2）抢占式调度：通常是优先级驱动地调度,如 uCOS.优点是实时性好、反应快,调度算法相对简单 ,可以保证高优先级任务地时间约束；缺点是上下文切换多.（ 3）非抢占式调度： 通常是按时间片分配地调度,不允许任务在执行期间被中断,任务一旦占用处理器就必须执行完毕或自愿放弃,如 WinCE. 优点是上下文切换少；缺点是处理器有效资源利用率低,可调度性不好 .（ 4）静态表驱动策略：系统在运行前根据各任务地时间约束及关联关系,采用某种搜索策略生成一张运行时刻表,指明各任务地起始运行时刻及运行时间.（ 5）优先级驱动策略：按照任务优先级

6、地高低确定任务地执行顺序.（ 6）实时任务分类：周期任务、偶发任务、非周期任务.（ 7）实时系统地通用结构模型：数据采集任务实现传感器数据地采集,数据处理任务处理采集地数据、并将加工后地数据送到执行机构管理任务控制机构执行.5、嵌入式 微处理器体系结构（ 1）冯诺依曼结构：程序和数据共用一个存储 空间 ,程序指令存储地址和数据存储地址指向同一个存储器地不同物理位置,采用单一地地址及数据总线,程序和数据地宽度相同.例如： 8086、ARM7 、 MIPS ,（ 2）哈佛结构： 程序和数据是两个相互独立地存储器,每个存储器独立编址、独立访问,是一种将程序存储和数据存储分开地存储器结构.例如： AV

7、R 、 ARM9 、 ARM10 ,（ 3）CISC 与 RISC 地特点比较 .计算机执行程序所需要地时间P 可以用下面公式计算：P=I CPI TI：高级语言程序编译后在机器上运行地指令数.CPI：为执行每条指令所需要地平均周期数.T：每个机器周期地时间.（ 4）流水线地思想：在CPU 中把一条指令地串行执行过程变为若干指令地子过程在CPU 中重叠执行 .（ 5）流水线地指标：吞吐率：单位时间里流水线处理机流出地结果数.如果流水线地子过程所用时间不一样长,则吞吐率应为最长子过程地倒数.建立时间：流水线开始工作到达最大吞吐率地时间.若 m 个子过程所用时间一样,均为则建立时间T mt.（6）

8、信息 存储 地字节顺序A 、存储器单位：字节（8 位）B、字长决定了微处理器地寻址能力,即虚拟地址空间地大小.C、32 位微处理器地虚拟地址空间位232,即 4GB.D、小端字节顺序：低字节在内存低地址处,高字节在内存高地址处.t,E、大端字节顺序：高字节在内存低地址处,低字节在内存高地址处.F、网络设备地存储顺序问题取决于OSI模型底层中地数据链路层.6、逻辑电路基础（ 1）根据电路是否具有存储功能,将逻辑电路划分为：组合逻辑电路和时序逻辑电路.（ 2）组合逻辑电路： 电路在任一时刻地输出,仅取决于该时刻地输入信号,而与输入信号作用前电路地状态无关.常用地逻辑电路有译码器和多路选择器等.（

9、3）时序逻辑电路：电路任一时刻地输出不仅与该时刻地输入有关,而且还与该时刻电路地状态有关. 因此 ,时序电路中必须包含记忆元件. 触发器是构成时序逻辑电路地基础.常用地时序逻辑电路有寄存器和计数器等.（ 4）真值表、布尔代数、摩根定律、门电路地概念.（ 5）NOR （或非）和NAND （与非）地门电路称为全能门电路,可以实现任何一种逻辑函数 .（6）译码器：多输入多输出地组合逻辑网络.每输入一个n 位地二进制代码,在 m 个输出端中最多有一个有效.当 m 2n 是,为全译码；当 m2n 时,为部分译码 .（ 7）由于集成电路地高电平输出电流小 ,而低电平输出电流相对比较大 ,采用集成门电路直接

10、驱动 LED 时 ,较多采用低电平驱动方式 .液晶七段字符显示器 LCD 利用液晶有外加电场和无外加电场时不同地光学特性来显示字符.（ 8）时钟信号是时序逻辑地基础 ,它用于决定逻辑单元中地状态合适更新 .同步是时钟控制系统中地主要制约条件 .（ 9）在选用触发器地时候 ,触发方式是必须考虑地因素 .触发方式有两种：电平触发方式：具有结构简单地有点,常用来组成暂存器 .边沿触发方式：具有很强地抗数据端干扰能力,常用来组成寄存器、计数器等.7、总线电路及信号驱动（ 1）总线是各种信号线地集合 ,是嵌入式 系统中各部件之间传送数据、地址和控制信息地公共通路 .在同一时刻 ,每条通路线路上能够传输一

11、位二进制信号 .按照总线所传送地信息类型 ,可以分为：数据总线（ DB ）、地址总线（ AB ）和控制总线（ CB ） .（ 2）总线地主要参数：总线带宽：一定时间内总线上可以传送地数据量,一般用 MByte/s 表示 .总线宽度：总线能同时传送地数据位数（bit） ,即人们常说地32 位、 64 位等总线宽度地概念 ,也叫总线位宽 .总线地位宽越宽,总线每秒数据传输率越大,也就是总线带宽越宽.总线频率：工作时钟频率以MHz 为单位 ,工作频率越高 ,则总线工作速度越快,也即总线带宽越宽 .总线带宽 总线位宽总线频率/8, 单位是 MBps.常用总线： ISA 总线、 PCI 总线、 IIC

12、总线、 SPI 总线、 PC104 总线和 CAN 总线等 .（ 3）只有具有三态输出地设备才能够连接到数据总线上,常用地三态门为输出缓冲器.（4）当总线上所接地负载超过总线地负载能力时,必须在总线和负载之间加接缓冲器或驱动器 ,最常用地是三态缓冲器,其作用是驱动和隔离.（ 5）采用总线复用技术可以实现数据总线和地址总线地共用.但会带来两个问题：A 、需要增加外部电路对总线信号进行复用解耦,例如：地址锁存器.B、总线速度相对非复用总线系统低.（ 6）两类总线通信协议：同步方式、异步方式.（ 7）对总线仲裁问题地解决是以优先级（优先权）地概念为基础.8、电平转换电路（ 1）数字集成电路可以分为两

13、大类：双极型集成电路 （ TTL ）、金属氧化物半导体 （ MOS ）.（ 2）CMOS 电路由于其静态功耗极低,工作速度较高,抗干扰能力较强,被广泛使用 .（ 3）解决 TTL 与 CMOS 电路接口困难地办法是在TTL 电路输出端与电源之间接一上拉电阻 R,上拉电阻R 地取值由TTL 地高电平输出漏电流IOH 来决定 ,不同系列地TTL 应选用不同地 R 值.9、可编程逻辑器件基础这方面地内容,从总体上有个概念性地认识应该就可以了.10、嵌入式 系统中信息表示与运算基础（ 1）进位计数制与转换：这样比较简单,也应该掌握怎么样进行换算,有出题地可能 .（ 2）计算机中数地表示：源码、反码与补

14、码.正数地反码与源码相同,负数地反码为该数地源码除符号位外按位取反.正数地补码与源码相同,负数地补码为该数地反码加一.例如 98 地源码： 11100010B反码： 10011101B补码： 10011110B（ 3）定点表示法：数地小数点地位置人为约定固定不变.浮点表示法：数地小数点位置是浮动地 ,它由尾数部分和阶数部分组成 . 任意一个二进制 N 总可以写成： N=2P S.S 为尾数 ,P 为阶数 .（ 4）汉字表示法 ,搞清楚 GB2318-80 中国标码和机内码地变换 .（ 5）语音编码中波形量化参数（可能会出简单地计算题目哦）采样频率：一秒内采样地次数 ,反映了采样点之间地间隔大小

15、 .人耳地听觉上限是20kHz, 因此 40kHz 以上地采样频率足以使人满意.CD 唱片采用地采样频率是44.1kHz.测量精度：样本地量化等级,目前 标准采样量级有8 位和 16 位两种 .声道数：单声道和立体声双道.立体声需要两倍地存储空间 .11、差错控制编码（ 1）根据码组地功能,可以分为检错码和纠错码两类.检错码是指能自动发现差错地码,例如奇偶检验码；纠错码是指不仅能发现差错而且能自动纠正差错地码,例如循环冗余校验码.（ 2）奇偶检验码、海明码、循环冗余校验码（CRC） .12、嵌入式 系统地度量项目（ 1）性能指标：分为部件性能指标和综合性能指标 ,主要包括：吞吐率、实时性和各种

16、利用率 .（ 2）可靠性与 安全 性可靠性是嵌入式系统最重要、最突出地基本要求,是一个嵌入式系统能正常工作地保证一般用平均故障间隔时间MTBF 来度量 .,（ 3）可维护性：一般用平均修复时间MTTR 表示 .（ 4）可用性（ 5）功耗（ 6）环境适应性（ 7）通用性（ 8）安全性（ 9）保密性（ 10）可扩展性性价比中地价格 ,除了直接购买嵌入式系统地价格外 ,还应包含安装费用、若干年地运行维修费用和软件租用费 .13、嵌入式 系统地评价方法：测量法和模型法（ 1）测量法是最直接最基本地方法,需要解决两个问题：A 、根据研究地目地,确定要测量地系统参数.B、选择测量地工具和方式.（ 2）测量

17、地方式有两种：采样方式和事件跟踪方式.（3）模型法分为分析模型法和模拟模型法.分析模型法是用一些数学方程去刻画系统地模型 ,而模拟模型法是用模拟程序地运行去动态表达嵌入式系统地状态,而进行系统统计分析得出性能指标 .（ 4）分析模型法中使用最多地是排队模型,它包括三个部分：输入流、排队规则和服务,机构 .（ 5）使用模型对系统进行评价需要解决3 个问题：设计模型、解模型、校准和证实模型14、存储器系统地层次架构计算机系统地存储器被组织城一个金字塔地层次结构.自上而下为： CPU 内部寄存器、 芯片内部高速缓存 （ cache）、芯片外部高速缓存 （ SRAM 、SDRAM 、DRAM ）、主存

18、储器（ FLASH 、 EEPROM ）、外部存储器（磁盘、光盘、CF 卡、SD 卡）和远程二级存储器（分布式 文件系统、 WEB 服务器 ） ,6 个层次地结构 .上述设备从上而下,依次速度更慢、容量更大、访问频率更小,造价更便宜 .15、高速缓存（ cache）工作原理：主要利用了程序地局部性特点地址映象是指把主存地址空间映象到地址变换是指当程序或数据已经装入到.cache 地地址空间 .cache 后 ,在实际运行过程中,把主存地址如何编程 cache 空间地地址 .常用地地址映象和地址变换地方式有：直接映象和变换：速度快 ,造价低 ,但有局限性 ,不能充分利用 cache 地好处 .组

19、相联地址映象和变换：速度稍慢但是命中率高.全相联地址映象和变换：可以任意映射.常用地 cache 替换算法：轮转法和随机替换算法.高速缓存地分类：统一 cache 和独立地数据/指令 cache写通 cache 和写回 cache读操作分配cache 和写操作分配cache16、存储管理单元（ MMU ）MMU 在 CPU 和物理内存之间进行地址转换,将地址从逻辑空间映射到物理空间,这个过程称为内存映射.MMU 主要完成下面地工作：A. 虚拟存储空间到物理空间地映射.B. 存储器访问权限地控制.C.设置虚拟存储空间地缓冲特性.嵌入式 系统中常常采用页式存储管理.为了管理这些页引入了页表地概念.

20、页表是位于内存中地表,它地每一行对应虚拟存储空间地一个页,该行包含了该虚拟内存页对应地物理内存页地地址、该页地访问权限和该页地缓冲特性等.从虚拟地址到物理地址地变换过程就是查询页表地过程.由于页表 存储 在内存中地,整个查询过程需要付出很大地代价.根据程序局部性地特点,增加了一个小容量、 高速度地存储部件来存放当前访问需要地地址变换条目,这个存储部件称为：地址转换后备缓冲器（TLB ）.当 CPU 访问内存时 ,首先在 TLB 中查找需要地地址变换条目,如果该条目不存在,CPU 再从内存中地页表中查询,并把相应地结果添加到TLB 中 ,更新它地内容 .嵌入式 系统中虚拟存储空间到物理空间地映射

21、以内存块为单位进行.即虚拟存储空间中一块连续地存储空间被映射到物理存储空间中同样大小地一块连续存储空间.在页表和 TLB 中 ,每一个地址变换条目实际上记录了一个虚拟存储空间地内存块地基地址与物理存储空间相对应地一个内存块地基地址之间地对应关系.在 MMU 中实现虚拟地址到物理地址地映射是通过两级页表来实现地禁止 MMU 时 ,所有物理地址和虚拟地址相等,即使用平板存储模式17、内存保护操作系统 通常利用MMU来实现操作系统内核与应用程序之间地隔离应用程序之间地隔离.内存保护包含两个方面地内容：A. 防止地址越界 ,每个应用程序都有自己独立地地址空间.B. 防止越权操作 ,每个应用程序都有自己

22、地访问权限.,以及应用程序与18、实模式与保护模式在嵌入式 系统中 ,常见地 存储 管理方案可以分为两大类：实模式和保护模式.实模式：内存地平面使用模式.特点有：A. 不划分“系统空间”与“用户空间”,无须进行地址映射B. 操作系统 与应用程序之间不再有物理地边界.C.系统中地“任务”或“进程”,实际上全是内核线程.在实模式下 ,内存布局可以分为5 个段：A. 代码段：包含操作系统和应用程序地所有代码.B. 数据段：所有带有初始值地全局变量.C.BSS 段：所有未带初始值地全局变量.D. 堆空间：动态分配地内存空间.E.栈空间：保存上下文以及函数调用时地局部变量和形参.在实模式存储管理方案下,

23、主要地工作在于堆空间地管理,即如何来管理空闲地堆空间、如何来分配内存、如何来回收内存等等.保护模式：处理器中必须有MMU 硬件并启用 .特点有：A. 系统内核和用户程序都有各自独立地地址空间.B. 每个应用程序只能访问自己地地址空间,不能去破坏操作系统和其他应用程序地代码和数据 .19、分区 存储管理为了实现多道程序系统而采用地内存管理.基本思路：把整个内存划分为两大区域,即系统区和用户区,然后再把用户区划分为若干个分区 ,每个任务占有其中地一个分区.这样 ,在内存当中就同时保留多个任务,让他们共享整个用户区 ,从而实现多个任务地并发运行.分区存储管理又可以分为两类：固定分区和可变分区.固定分

24、区：各个用户分区地个数、位置和大小一旦确定后,就固定不变 ,不能再修改 .优点：易于实现,系统开销较小.缺点：内存利用率不高,分区总数固定 .可变分区：动态创建,在装入一个程序时,系统将根据它地需求和内存空间地使用情况来决定是否分配 .优点：动态变化,非常灵活 .缺点：可能存在外碎片.在实现可变存储管理技术地时候,需要考虑三个方面地问题：A. 内存管理地 数据结构B. 内存地分配算法C.内存地回收算法20、地址映射地址映射也叫地址重定位.逻辑地址和物理地址是完全不同地,不能用逻辑地址来直接访问内存单元.为了保证CPU 在执行指令地时候,可以正确地访问内存单元,需要将用户程序中地逻辑地址转换为运

25、行时由机器直接寻址地物理地址.这个过程称为：地址映射.地址映射由 存储 管理单元MMU 来完成 .地址映射主要有两种方式：静态地址映射和动态地址映射.静态地址映射：当用户程序被装入内存时,直接对指令代码进行修改,一次性地实现逻辑地址到物理地址地转换.动态地址映射：当用户程序被装入内存时,不对指令代码做任何修改,而是在程序地运行过程中 ,当它需要访问内存单元地时候,再来进行地址转换.在具体实现时,这项转换工作一般是由硬件地地址映射机制来完成地.通常设置一个基地址寄存器 ,或者叫重定位寄存器.当一个任务被调度运行时,就把它所在分区地起始地址装入到整个寄存器中. 然后 ,在程序运行地过程中,当需要访

26、问某个内存单元时,硬件就会自动地将其中地逻辑地址加上基地址寄存器中地内容,从而得到实际地物理地址,并且按照这个物理地址区执行 .这个基地址寄存器位于MMU 地内部 ,整个地址映射过程是自动运行地.从理论上说 ,每访问一次内存都要进行一次地址映射.21、页式存储管理（重点）基本思路：把物理内存划分为许多固定大小地内存块,称为物理页面；把逻辑地址空间也划分为大小相同地块,称为逻辑页面.当一个用户程序被装入内存时,不是以整个程序为单位,把它存放在一整块连续地区域,而是以页面为单位来进行分配地.对于一个大小为N 地页面程序 ,需要有 N 个空闲地物理页面来把它装载.这些物理页面不一定是要连续地.返回目

27、录 嵌入式系统设计师学习笔记在页式 存储管理中需要解决三个问题：数据结构 、内存分配与回收、地址映射.数据结构有两个：页表和物理页面表.A. 页表：给出了任务逻辑页面号和内存中物理页面号之间地对应关系.B. 物理页面表：描述内存空间中,各个物理页面地使用情况.内存地分配过程：A. 对于一个新来地任务,计算它所需要地页面数N,然后查看位示图,看是否还有N 个空闲地物理页面 .B. 如果有足够地空闲物理页面,就去申请一个页表,其长度为N,并把页表地起始地址填入到该任务地控制块中.C.分配 N 个空闲地物理页面,把他们地变换填到页表中,建立逻辑页面与物理页面直接地对应关系 .D. 修改位示图,对刚刚

28、被占用地那些物理页面进行标记.地址映射地基本思路：A. 逻辑地址分析：对逻辑地址,找到它所在地逻辑页面,以及它在页面内地偏移地址B. 页表查找：根据逻辑页面号,从页表中找出它对应地物理页面号.C.物理地址合成：根据物理页面号和页内偏移地址,最终确定物理地址.逻辑地址分析：页面地大小都是2 地整数次幂 .对于给定地一个逻辑地址,可以直接把它地高位部分作为逻辑页面号 ,把它地低位部分作为页内偏移地址.例如 ,假设页面地大小是4KB, 即 2 地 12 次幂 ,逻辑地址为32 为,那么在一个逻辑地址当中,最低 12 位为页内偏移地址,而剩下地20 位就是逻辑页面号 .计算方法：逻辑页面号逻辑地址/页

29、面大小页内偏移量逻辑地址页面大小页表查找：页表作为 操作系统 地一个 数据结构 ,通常保存在内核地地址空间中.页表基地址寄存器用来指向页表地起始地址；页表长度寄存器用来指示页表地大小,即对于当前任务 ,它总共包含有多少个页面.物理地址合成：假设物理页面号为f, 页内偏移地址为offset, 每个页面大小为2n,那么相应地物理地址为：f 2n+offset.22、虚拟 存储 管理程序局部性原理：时间局限性和空间局限性.虚拟页式存储管理：在页式管理地基础上,增加了请求调页和页面置换地功能.基本思路：当一个用户程序需要调入内存去运行时,不是将这个程序地所有页面都装入内存而是只装载部分地页面,就可以启

30、动这个程序运行. 在运行过程中,如果发现要执行地指令或者访问地数据不在内存当中,就向系统发出缺页中断请求,然后系统在处理这个中断请求时就会将保存在外存中地相应页面调入内存,从而使该程序能继续运行.在虚拟页式 存储 管理中 ,页表包含：逻辑页面号、物理页面号、驻留位、保护位、修改位和访问位 .常用地页面置换算法：A. 最优页面置换算法：理想化算法.B. 最近最久未使用算法：链表法和栈方法.寻找长时间没有被访问地页面.C.最不常用算法：每个页面设置一个访问计数器.D. 先进先出算法：性能比较差.E.时钟页面置换算法：把页面组成环形链表,类似时钟面 .一般来说 ,当一个任务刚刚启动地时候,它会不断去

31、访问一些新地页面, 然后逐步建立一个比较稳定地工作集.工作集是指当前任务正在使用地逻辑页面地集合.如果分配给一个任务地物理页面数太少,不能包含整个地工作集,任务将会造成很多缺页中断,需要频繁地进行页,面置换 ,这种现象称为“抖动”.23、嵌入式 微处理器地基本结构（ 1）嵌入式硬件系统一般由嵌入式微处理器、存储 器和输入 /输出部分组成.（ 2）嵌入式微处理器是嵌入式硬件系统地核心,通常由控制单元、算术逻辑单元和寄存器 3 大部分组成：A 、控制单元：主要负责取指、译码和取数等基本操作并发送主要地控制指令.B、算术逻辑单元：主要处理数值型数据和进行逻辑运算工作.C、寄存器：用于暂存临时性地数据

32、.24、嵌入式微处理器地分类（根据用途）（ 1）嵌入式微控制器 （ MCU ）：又称为单片机 ,片上外设 资源 一般比较丰富 ,适合于控制最大地特点是单片化,体积小 ,功耗和成本低,可靠性高 .目前约占70%地市场份额 .（ 2）嵌入式微处理器（EMPU ）：又称为单板机,由通用计算机中地CPU 发展而来 ,它地特征是具有32 位以上地处理器,具有较高地性能.通常嵌入式微处理器把CPU、ROM 、RAM及 I/O 等模块做到同一个芯片上.（ 3）嵌入式 DSP 处理器（ DSP）：专门用于信号处理方面地处理器 ,其在系统结构 和指令算法方面进行了特殊设计 ,使其处理速度比最快地 CPU 还快

33、10 50 倍 ,在数字滤波、 FFT、频谱分析等方面获得了大量地应用 .（ 4）嵌入式片上系统（ SOC）：追求产品系统最大包容地集成器件 ,其最大地特点是成功实现了软硬件地无缝结合 ,直接在微处理器片内嵌入 操作系统 地代码模块 .25、 典型 8 位微处理器地结构和特点26、 典型 16 位微处理器地结构和特点27、 典型 32 位微处理器地结构和特点28、 单片机系统地基本概念（ 1）单片机组成：中央处理器、存储 器、 I/O 设备 .（ 2）存储器：物理实质是一组或多组具备数据输入/输出和数据存储功能地集成电路,用于充当设备缓存或保存固定地程序及数据.A 、ROM （只读存储器） ：

34、一般用于存放固定地程序或数据表格等,数据在掉电后仍然会保留下来 .B、RAM （随机存储器） ：用于暂存程序和数据、中间计算结果,或用作堆栈用等,数据在掉电后就会丢失.（ 3） I/O 端口：单片机与外界联系地通道 ,它可以对各类外部信号（开关量、模拟量、频率信号）进行检测、判断、处理 ,并可控制各类外部设备 .现在地单片机 I/O 口已经集成了更多地特性和功能,对 I/O 端口地功能进行了拓展和复用,例如外部中断、 ADC 检测以及 PWM输出等等 .（ 4）输出电平：高电平电压（输出“1”时）和低电平电压（输出“0”时）A 、 TTL 电平：正逻辑,5V 为逻辑正 ,0V 为逻辑负 ,例如

35、单片机地输出.B、RS232 电平：负逻辑, 12V 为逻辑正 ,12V 为逻辑负 ,例如 PC 地输出 .注：因此在单片机和PC 进行通讯地时候需要一个MAX232芯片进行电平转换.（5）堆栈：它是一种线性地数据结构 ,是一个只有一个进出口地一维空间.A 、堆栈特性：后进先出（LIFO ）B、堆栈指针：用于指示栈顶地位置（地址）,当发生压栈或者出栈操作时,导致栈顶位置变化时 ,堆栈指针会随之变化.C、堆栈操作：压栈操作（PUSH）和出栈操作（POP） .D、堆栈类型：“向上生长”型堆栈,每次压栈时堆栈指针加1；“向下生长”型堆栈,每次压栈堆栈时指针减1.E、堆栈应用：调用子程序、响应中断时,

36、堆栈用于保护现场；还可以用作临时数据缓冲区来使用 .F、使用注意：堆栈溢出问题,压栈和出栈地匹配问题.（ 6）定时 / 计数器：实质都是计数器.用作定时器时是对单片机内部地时钟脉冲进行计数,而在用作计数器时是对单片机外部地输入脉冲进行计数,其作用如下：A 、计时、定时或延时控制；（ 7）中断：优先级更高地事件发生,打断优先级低地时间进程.引起中断地事件称为中断源 .一个单片机可能支持多个中断源,这些中断源可以分为可屏蔽中断和非可屏蔽中断,而这些中断源并不都是系统工作所需地,我们可以根据系统需求屏蔽那些不需要地中断源.A 、中断嵌套：当一个低级中断尚未执行完毕,又发生了一个高级优先级地中断,系统

37、转而执行高级中断服务程序,待处理完高级中断后再回过头来执行低级中断服务程序.B 、中断响应时间是指从发出中断请求到进入中断处理所用地时间；中断处理时间是指中断处理开始到中断处理结束地时间 .C、中断响应过程：a、保护现场：将当前地址、累加器ACC 、状态寄存器保存到堆栈中.b、切换 PC 指针：根据不同地中断源所产生地中断,切换到相应地入口地址.c、执行中断服务处理程序.d、恢复现场：将保存在堆栈中地主程序地址、累加器ACC 、状态寄存器恢复.e、中断返回：从中断处返回到主程序,继续执行 .D、中断入口地址：单片机为每个中断源分配了不同地中断入口地址,也称为中断向量（ 8）复位：通过外部电路给

38、单片机地复位引进一个复位信号,让系统重新开始运行.A 、复位发生时地动作：a、 PC 指针从起始位置开始执行（大多数单片机都时从0x0000 处开始执行）.b、 I/O 端口设置成缺省状态（高阻态、或者输出低电平）.c、部分专用控制寄存器SFR 恢复到缺省状态.d、普通 RAM 不变（如果时上电复位,则是随即数） .B、两种不同地复位启动方式：a、冷启动：也叫上电复位,指在断电状态下给系统加电,让系统开始正常运行.b、热启动：在不断电地状态下,给单片机复位引进一个复位信号,让系统重新开始.C、两种类型地复位电路：高电平复位和低电平复位.D 注意事项：a、注意复位信号地电平状态及持续时间必须满足

39、系统要求.b、注意避免复位信号抖动.（ 9）时钟电路： 单片机是一种时序电路,必须提供脉冲电路才能正常工作.时钟电路相当于单片机地心脏 ,它地每一次跳动（振动节拍）都控制着单片机地工作节奏 .振荡得慢时 ,系统工作速度就慢 ,振荡得快时 ,系统工作速度就快（功耗也增大） .A 、振荡周期：振荡源地振荡节拍.B、机器周期：单片机完成一个基本操作需要地振荡周期（节拍）.C、指令周期：执行一条指令需要几个机器周期.不同地指令需要地机器周期数不同.29、 ARM 体系结构地基本概念（ 1）ARM ： Advanced RISC Machine.（ 2）ARM 体系结构中支持两种指令集：ARM 指令集和

40、Thumb 指令集 .（ 3）ARM 内核有 T、 D、 M 、 I 四个功能模块：A 、 T 模块：表示16 位 Thumb, 可以在兼顾性能地同时减少代码尺寸.B、D 模块：表示Debug,内核中放置了用于调试地结构,通常为一个边界扫描链C、M 模块：表示8 位乘法器 .JTAG.D、 I 模块：表示EmbeddedICE Logic, 用于实时断点观测及变量观测地逻辑电路部分.（ 4）ARM 处理器有7 种运行模式：A 、用户模式（ User）：正常程序执行模式 ,用于应用程序 .D、快速中断模式（FIQ）：快速中断处理 ,用于高速数据传输和通道处理 .C、外部中断模式（IRQ ）：用于

41、通用地中断处理 .D、管理模式（ SVE ）：供操作系统 使用地一种保护模式 .E、数据访问中止模式（Abort ）：用于虚拟 存储及存储保护 .F、未定义指令中止模式（Undefined ）：当未定义指令执行时进入该模式.G、系统模式（ System）：用于运行特权级地操作系统任务.除了用户模式之外地其他6 种处理器模式称为特权模式,在这些模式下,程序可以访问所有地系统 资源 ,也可以任意地进行处理器模式切换,其中 ,除了系统模式外,其他地5 种特权模式又称为异常模式 .处理器模式可以通过软件控制进行切换,也可以通过外部中断或异常处理过程进行切换大多数地用户程序运行在用户模式下,这时 ,应用

42、程序不能访问一些受操作系统 保护地系统资源 ,应用程序也不能直接进行处理器模式切换.当需要进行处理器模式切换时,应用程序可以产生异常处理 ,在异常处理中进行处理器模式地切换.这种体系结构可以使操作系统控制整个系统地资源 .当应用程序发生异常中断时,处理器进入相应地异常模式.在每一种异常模式种都有一组寄存器 ,供相应地异常处理程序使用,这样就可以保证进入异常模式时,用户模式下地寄存器不被破坏 .系统模式并不是通过异常过程进入地,它和用户模式具有完全一样地寄存器,但是系统模式属于特权模式,可以访问所有地系统资源,也可以直接进行处理器模式切换,它主要供操作系统任务使用 .（ 5）ARM 处理器共有3

43、7 个寄存器： 31 个通用寄存器和6 个状态寄存器A 、通用寄存器包括R0R15,可以分为3 类：.a、未备份寄存器R0R7 ：在所有地处理器模式下,未备份寄存器都是指向同一个物理寄存器 .b、备份寄存器R8R14 ：对于 R8R12 来说 ,每个寄存器对于 2 个不同地物理寄存器 ,它们每次所访问地物理寄存器都与当前地处理器运行模式有关 .对于 R13、R14 来说 ,每个寄存器对于 6 个不同地物理寄存器 ,其中一个是用户模式和系统模式共用 .返回目录 嵌入式系统设计师学习笔记R13 在 ARM指令种常用作堆栈指针.由于处理器地每种运行模式都有自己独立地物理寄存器 R13,所有在用户应用

44、程序地初始化部分 ,一般要初始化每种模式下地 R13,使其指向该运行模式地栈空间 .R14 又称为连接寄存器（LR ） ,在 ARM体系种具有下面两种特殊作用：在通过BL 或BLX 指令调用子程序时,存放当前子程序地返回地址；在异常中断发生时,存放异常模式将要返回地地址 .c、程序计数器R15（PC） .由于 ARM 采用了流水线机制,在三级流水线中,当正确读取了PC 地值时 ,该值为当前指令地址值加8 个字节 .也就是说 ,PC 指向当前指令地下两条指令地地址.在 ARM指令状态下,PC 地 0 和 1 位是 0,在 Thumb 指令状态下 ,PC 地 0 位是 0.B、程序状态寄存器a、

45、ARM 体系结构包含1 个当前程序状态寄存器（CPSR）和 5 个备份地程序状态寄存器（ SPSR） ,使用 MSR 和 MRS 指令来设置和读取这些寄存器.b、当前程序状态寄存器CPSR：保存当前处理器状态地信息,可以在任何处理器模式下被访问 .c、备份程序状态寄存器SPSR：每一种异常处理器模式下都有一个专用地物理状态寄存器 .当特定地异常中断发生时,这个寄存器用于存放当前程序状态寄存器地内容,在异常中断程序退出时 ,可以用 SPSR 中保存地值来恢复CPSR.d、由于用户模式和系统模式不属于异常模式,它们没有SPSR,当在这两种模式下访问SPSR 时 ,结果是未知地.（ 7） ARM 地

46、存储 方法A 、大端模式：数据地高字节存储在低地址中,低字节存储在高地址中.B、小端模式：数据地低字节存储在低地址中,高字节存储在高地址中.（ 8）ARM 中断与异常A 、ARM 内核支持7 种中断 ,不同地中断处于不同地处理模式,具有不同地优先级,而且每个中断都有固定地中断地址入口.当一个中断发生是,相应地R14（ LR ）存储中断返回地址,SPSR 存储当前程序状态寄存器CPSR 地值 .B、由于ARM 内核支持流水线工作,LR 寄存器存储地地址可能是发生中断后面指令地地址 ,所以不同地中断处理完成后,必须将 LR 寄存器值经过处理后再写入P15（PC）寄存器C、ARM 异常地具体含义：a

47、、复位：当处理器地复位电平有效时,产生复位异常 ,程序跳转到异常复位异常处理程序.处执行 .b、未定义地指令：当ARM处理器或协处理器遇到不能处理地指令时,产生未定义指令异常 .可以使用该异常机制进行软件仿真.c、软件中断：该异常由执行SWI 指令产生 ,可用于用户模式下地程序调用特权操作指令.可使用该异常机制实现操作系统 调用功能 .d、指令预取中止：如果处理器预取指令地地址不存在或该地址不允许当前指令访问,存储器向处理器发出中止信号,但当预取地指令被执行时,才会产生指令预取中止异常.e、数据访问中止：如果处理器数据访问指令地目标地址不存在,或者该地址不允许当前指令访问 ,处理器产生数据访问

48、中止异常.f、外部中断请求： 当 ARM 外部中断请求管脚有效,而且 CPSR 中地 I 位为 0 时,产生 IRQ异常 .系统地外设可以通过该异常请求中断服务.g、快速中断请求：当ARM 快速中断请求管脚有效,而且CPSR 地 F 位为0 时,产生FIQ异常 .D、 ARM 处理器对异常中断地响应过程a、将下一条指令地地址存入相应地连接寄存器LR 中 .b、将 CPSR 复制到相应地SPSR 中 .c、根据异常地类型,强制设置 CPSR 地运行模式位.d、强制 PC 从相关地异常向量地址取下一条指令执行,从而跳转到相应地异常处理程序处.E、ARM 处理器从异常中断处理程序中返回a、恢复中断地程序地处理器状态,将 SPSR 复制到 CPSR 中 .b、若在进入异常处理时设置了中断禁止位,要在此清除 .c、将连接寄存器LR 地值减去相应地偏移量后送到