JK触发器的设计

1、JK触发器的设计一、JI触发器的组成在实际的数字系统中往往包含大量的存储单元，而且经常要求他们在同一时 刻同步动作，为达到这个目的，在每个存储单元电路上引入一个时钟脉冲(CLK) 作为控制信号，只有当CLK到来时电路才被“触发”而动作，并根据输入信号 改变输出状态，把这种在时钟信号触发时才能动作的存储单元电路称为触发器。 触发器是边沿触发工作，即只有在上升沿或者是下降沿到来时才会改变内部与输 岀的电平。JK触发器是触发器的一种，这里介绍主从JK触发器，它实际是由主从两个锁存器 构成，有六个三输入与非门与两个二输入与非门构成。它有两个数据输入端J、K, 一 个时钟脉冲CLK,两个直位/复位端石、

2、兀,两个输出端0与0。其电路图如下所示:JK触发器的特性方程为：Q =丿瓦+斤二、JK触发器的工作原理如上原理图所示：忌与耳为置位/复位控制端，由于用的是与非门，置位 与复位控制端为低电平有效。当瓦0,忌=1时，置位端有效，0 = 1,。= 0, 输出置1;当耳=1,心二（）时，复位端有效，2 = 0,输出端置1;当耳二1,忌=1时，置位与复位端都不起作用，触发器正常工作。CLK为时钟脉冲，主锁 存器是高电平跳变，当CLK=1时，Q随着输入信号JK的变化而变化，而当 CLK=（）时，主锁存器被锁定，Q主的值不发生变化；从锁存器是低电平跳变，当 CLK=1时，从锁存器锁定，0的值不发生变化，当C

3、LK=（）时，锁存器开启，Q 的值随着0值得变化而变化。因此对于触发器来说，只有当CLK的值由高电平 变为低电平的时候（即CLK的下降沿），触发器被触发，0的值会发生变化。而 对于锁存器，当J=K=1时，锁存器发生翻转；当J=1, K=0时，锁存器置1；当 j=（）, K=1时，锁存器置（）；当J=K=（）时，触发器的状态保持不变。根据上述工作原理，我们可以列出JK触发器的真值表:瓦CLKJKa”2(0)QQ01XXXXX1010XXXXX0111100010111100101011101010111101100111110011011110101011111011011111100111fX

4、X010111tXX1010由以上真值表可以求得：当置位/复位端都为1,时钟脉冲为下降沿时，0 =丿盃+斤当置位/复位端都为1,始终冒充为上升沿时，0 = 00)。对真值表迸行简化，如下：CLKJKQQ功能01XXX10置110XXX01置()11100C保持1110101置()1111010置111111药翻转11tXX保持三、JK触发器的设计由于该JK触发器由六个三输入与非门、两个二输入与非门和一个反相器组 成，因此可以采取模块化设计方法，先创建三输入与非门、二输入与非门和反相 器的原理图和版图，然后通过调用它们的原理图和版图来设计JK触发器。1)JK触发器原理图的创建首先来创建JK触发器

5、的原理。先创建三输入与非门的原理图与symbol,如下所示:接着创建二输入与非门的原理图与symbol:kJ创建反相器的原理图与symbol：然后通过调用反相器、二输入与非门和三输入与非门的symbol来创建JK触 发器的原理图。红色方框中为主锁存器，在CLK为高电平时跳变；蓝色方框中为从锁存器, 由于其时钟脉冲前加了一个反相器，它是在CLK为低电平时跳变。创建JK触发器的symbol,以便搭逹仿真测试电路：DDJQCLK - . .；JK triggerK!： GND2)JK触发器版图的创建JK触发器版图的创建与原理图创建一样，也采取模块化设计原则。先创建三输入与非门的版图，如下左图所示:接

6、着创建二输入与非门的版图，如上右图所示: 创建反相器的版图，如下所示:最后通过调用三输入与非门、二输入与非门和反相器的版图来生成JK触发器的版图，如下所示:ihinioiki8S2i!iSlaIMSSSSslSSSSKiSS5!S8saisssm88乡型遂S郃 I为IilKIS XKHBMICC vBHkBHmIHH MSi|：sasssIsSgSSSiSsgSSssgssgss q ifiliaMa d :) 黑I”帕miFH 钏 IIOO!sssjsjgssess： 竝恂怕切M对JK触发器的版图进行DRC验证，结杲如下:uilitxe - DRC RvE : JK.dfcjesuL. I

7、/! wme/ us er 1 /u u inn)g/DRC IEile yiew Highlight Iools etup r s C Wr ZvTopcell JK : z Results (in Z of Z39 Checks) | Cell JK 2 Results:： bgChMZ A3J 1 RUI1| Checfc.A2.f-1 ResultKvle File Paehnarie： /hccmG/vaed/ccaining/DRC/ cartccalibro.drcA3.f ： A3 netal density xiust be 30% Rules File*n Source N

8、ellis! Output Files心 Layout Necistn2v 0 pins)sjin3v (5 pine20EditRow15对JK触发器的版图进行PEM验证，结果如下:3)JK触发器的仿真验证对JK触发器的功能进行仿真验证。首先创建一个仿真电路图，如下图所示。SOCCRE所接电源为5V直流信号，S_,J, K, CLK所接电源分别为周期为30us. 40us. lus. 7us、8us的05V的方波信号，设置奸仿真环境，对输 入端s_、D_、J、K、CLK和输出端Q、Q_进行瞬态仿真。仿真波形如下所示:6-4A2 2210.0-6-T7riaTi9 4- 2-0.0 6-47r

9、ievi图中由上到下七个波形分别为s_、R_、CLK、J、K、Q、Q_,对图中波形 迸行分析。对于S_与D_, S_=l, D_二1时，输出Q与Q_随J、K信号的变化而变化； 当 S_=O, D_=l 时，Q二 1, Q_=(),直接置 1, J、K 信号无效；当 S_=l, D_=O 时，Q=(), Q_=1,直接置()，J、K 信号无效；当 S_=(), 时，Q=l, Q_=lo J、K无效，此时Q与Q_电位并不是相反。除了 S_、R_均为()的情况外，S_、R_端的功能与真值表中的描述完全一致,而由JK触发器的电路图可以退岀S_、R均为（）时，（2与（2_的输出都为1。将上图中中s_、R_均为1时，CLK. J. K、Q、Q的图形进行放大可以得 到下图。由上图可以分析触发器中输入端J、K的作用，显然由上图分析可得，J二1,K=1时，实现翻转功能；J=1, K=（）时，实现置位（置1）的功能；J=（）, K=1 时，实现复位（置0）的功