实验九--计数器的设计

1、实验九计数器的设计实验目的熟悉J-K触发器的逻辑功能，掌握J-K触发器构成异步计数器 和同步计数器。实验仪器及器件1、试验箱，万用表，示波器2、74LS73, 74LS00 ，74LS08，74LS20实验原理（1）74LS194 移位寄存器芯片74LS194是一种移位寄存器，具有左移、右移，并行送 数、保持和清除五项功能。移位寄存器中的数据可以在移位脉冲作 用下依次逐位右移或左移，数据既可以并行输入、并行输出，也可以串行输入、串行输出，还可以并行输入、串行输出，串行输入、并行输出CrS1So工作状态0XX置零100保持101右移110左移111并行送数74LS194功能表74LS194 引脚

2、图(2 )双J-K触发器 74LS73AUi讯钟tIHaSCLKJQLXKXLIIH1LL和H1HLII1-HLIIH111H制HHX74LS73引脚图Qi Qi GKaQ2Q2Vcc CP2 R2 J2Ki74LS73是一种双J-K触发器（下降沿触发），它只有在时钟脉 冲的状态发生变化是，发生在时钟脉冲的下降沿。并且只有在下降 沿的转换瞬间才对输入做出响应。本实验采用集成J-K触发器74LS73构成时序电路。表达式：Q n+1 =J （ Qn） +K / Qn1、K触发器设计16进制异步计数器，用逻辑分析仪分析观察 CP 和各输出波形 步骤一：列出真值表:B3B2B1B0 000000010

3、Q1000110100010101101111Q001001101o n10111100110111101111步骤二：选择门电路：我认为可以用四个 74LS93，来实现这一功能，所有的J,K都接入高电平，此时表达式变彳叫J便卄灾从而四级JK触发器就会有四级分频。同时由于要求异步计数器所以，把上一级的输出接入下一级的输入，实现异步计数器，相应的由于分频的原因，QO,Q1,Q2,Q3的频率逐次减少为上一级一半，从而实现十六进制。步骤三：列出理论的波形图片:cm n_n_n n 门 jynun - 血;一I ILn_口I*碍;111竝1步骤四：用proteus仿真三二二一= A!IlulH.11

4、ilwlI材19II71IH-I一 :董步骤五：用逻辑分析仪观察波形rw门I ngir Analy*ipr1、用JK触发器设计一个16进制同步计数器，用逻辑分析仪观察CP和各输出的波形步骤一：列出真值表:B332B1B0 00 10000010010001101Q0010101100111100100110 110101111D0P 110111101111步骤二：选择门电路：我认为可以用四个 74LS93，来实现这一功 能，第一级的J,K都接入高电平。同时由于要求同步计数器所 以，所以一定要elk同时接入四个计数器的输入端，然后仿照异 步计数器的思想，我们还是需要把第二级的频率做二分，这个很

5、简 单，我们可以把Q0作为输入接入KI, J1这样当时钟下降沿来 到，并且Q0是高电平时第二级是翻转状态于是第二级输出高电 平，实现了二分频率；对于第三级我们需要它四分频率，也就是 Q0Q1要一起控制第三级，也就是接入一个与门，让Q0Q1都 是1时才改变第三级的输出，同理对于第四级需要Q0Q1Q2一 起控制，就还是要两输入与门一个输入是Q3个输入是Q0Q1 即可。步骤三：列出理论的波形图片:步骤五：用逻辑分析仪分析二.oq-ClwiHd C押 fl -J2、用JK触发器和门电路设计一个具有置零，保持，左移，右移，并行送数功能的二进制四位计数器模仿74LS194功能步骤一：列出真值表：CrS1S

6、o工作状态0XX置零100保持101右移110左移111并行送数步骤二：写出逻辑表达式如下：2沖讣2 01 + $% Qj? f 龙曲十A 毎A 05十衣。”疝養”以 2二久 ip Q-& i Sf 久（Lg 十彳S.Qp于SiS上 攵p二2 Qe十Ms。十几偽屮*%D步骤三：化简逻辑表达式又由JK触发器的特性方程：表达式：Q n+1 =J（ Qn） + K7 Qn;所以可得：J3=K 3=Q aJ2=K 2=Q bJ1=K i=QcJ0=K o=Q d步骤四：选用门电路 输入为 ABCD ，输出为 QAQBQCQD ，s1s0 控制功能，对于开关的关闭与打开分别接入0电平和高电平，输出连接示

7、波器以及LED;核心部分是四组俩个输入与门，每一组都是负责控制一个JK 触发器工作状态，相当于四选一的选择开关。下面接入一个四输入 与非门，对于每个触发器，A清除状态就是CLR接入低电平，所以就是串联接入一个开关即 可;B 并行送数就是输出的数据与输入的开关所表示的数据一致，开关 变化输出LED也变化，所以需要在J,K之间接入一个反相器， 使得JK反向，输入是0则J为0 ; K为1 ;于是输出0。输入是1 则 J 为 1 ， K 为 0，输出为 1 ;实现了同步控制。C 而保持状态则是使得此状态时， 4 个两数入与门中只有一个工作 并且，那个与门的结果由这一个 JK 触发器上次的输出来决定，从

8、而 上次输出什么这次还是输出什么，保持不变;D 左移，首先需要有一个补充的数据输入开关，连接到最右边的 JK 触发器，之后每当时钟下降沿到达之后左边的 JK 触发器数据都会等 于右边 JK 触发器的数据，也就是右边的输出接入 4 个两输入与门 对应的左移控制门中，之后最右边的左移输入控制门接入一个输入 数据开关。E 右移，首先需要有一个补充的数据输入开关，连接到最左边的 JK 触发器，之后每当时钟下降沿到达之后右边的 JK 触发器数据都会等 于左边 JK 触发器的数据，也就是左边的输出接入 4 个两输入与门对应的右移控制门中，之后最左边的右移输入控制门接入一个输入数据开关。步骤五：仿真电路图如

9、下aVfP4、用JK触发器和门电路设计一个特殊的12进制同步计数器，其 十进制的状态转换图为：U1 一 02 一 U3 一 U4-U5 一 06 一 07-081)9-10-11 一 12步骤一：列出真值表如下所示0If步骤二：按照真值表来画出卡诺图:冥依帚兀（8面）仗;J 二W二（丟祈+忑亦砒）、川fJJ?now JLy iL_L|_i_l1oJq1n Ita. 一1d性頁蜃曲戌”r J-审5p w 4” 1 !- Lnn 店和j5= fit Pi(y0109lf 1F冷二吧U1二 Ji(S岁二爲雄丽4社碍卍十虞衣忑J二灵也弓股f +慣d步骤三：经过整理后最终的逻辑表达式为pWkcHJ 二怜

10、=QoJ二二6 二 3 岛+ 0Sh二3=位乙心此十偽见步骤四：选用合适的门电路，实验箱中没有或门所以我用三个与非 门代替一个或门，第一个JK触发器JK连接高电平；第二个JK触 发器JK连接Q0,之后的或门比如Q1Q0+Q3Q2 就是Q1Q0接 一个与非门；Q3Q2接一个与非门；之后前面两个与非门的输出接 入一个新的与非门就可以了；步骤五：在仿真软件下仿真如下：步骤六：得到仿真结果波形图如下:三、实验内容Digit制 Osdiloicopent-ShdSo urn BCGI tIFHCha*Hlrfr| Ci h.inulBlirvirlOF-GNiPeailon “ACDCMJ内容一：用JK

11、触发器设计16进制异步计数器，用逻辑分析仪分析观察 CP 和各输出波形内容二：用JK触发器设计一个16进制同步计数器，用逻辑分析仪观察 CP 和各输出的波形内容三：用JK触发器和门电路设计一个具有置零，保持，左移，右移，并行送数功能的二进制四位计数器模仿 74LS194功能。4、用JK触发器和门电路设计一个特殊的12进制同步计数器，其十进制的状态转换图为：五.实验分析及总结1、K触发器设计16进制异步计数器，用逻辑分析仪分析观察 CP和各输出波形步骤一：列出真值表:B3B2B1B00 10000 10010C100 JC110 110010101100111 1GQ010011Q1010111

12、1001 110111101111步骤二：选择门电路：我认为可以用四个 74LS93，来实现这一功能，所有的J,K都接入高电平，此时表达式变叫J便卄灾片&杠二衣相当于对上从而四级JK触发器就会有四级分频。同时由于要求异步计数器所 以，把上一级的输出接入下一级的输入，实现异步计数器，相应的 由于分频的原因，QO,Q1,Q2,Q3的频率逐次减少为上一 级一半，从而实现十六进制。步骤三：列出理论的波形图片：步骤四：用proteus仿真AUiB二三三=U2B步骤五：用逻辑分析仪观察波形VM I ngir Analyser步骤六：实验结果分析:在实际进行实验前需要把原理弄懂还有注意事项都要考虑到位，对

13、于实验的现象要能够解释，对于实验过程中一些奇怪的结果需要自 己找出问题并解决，比如某个输出和真值表不同，这时应该停下来 观察分析自己的电路，找出错误并改正过来。观察输出波形可见，这是一个明显的十六进制的输出波形，而且并 没有明显的竞争冒险现象，所以我觉得实验很成功，与预计的试压 结果基本一致，2、JK触发器设计一个16进制同步计数器，用逻辑分析仪观察 CP和各输出的波形步骤一：列出真值表:B3B2B1BO 00 1a000010Q10001101Q0010101100111100100110 110101111D0P 110111101111步骤二：选择门电路：我认为可以用四个 74LS93，

14、来实现这一功 能，第一级的J,K都接入高电平。同时由于要求同步计数器所 以，所以一定要elk同时接入四个计数器的输入端，然后仿照异 步计数器的思想，我们还是需要把第二级的频率做二分，这个很简 单，我们可以把Q0作为输入接入KI, J1这样当时钟下降沿来 到，并且Q0是高电平时第二级是翻转状态于是第二级输出高电 平，实现了二分频率；对于第三级我们需要它四分频率，也就是 Q0Q1要一起控制第三级，也就是接入一个与门，让Q0Q1都 是1时才改变第三级的输出，同理对于第四级需要Q0Q1Q2一起控制，就还是要两输入与门一个输入是Q3个输入是Q0Q1 即可。步骤三：列出理论的波形图片：a yumnnjWj

15、miULrLnjLnn 斟 Uruzun n ri n ri n 如;LJ1_QSft :厂 !J如1-步骤四：用proteus仿真步骤五：用逻辑分析仪分析步骤六、实验结果分析:观察输出波形可见，这是一个明显的十六进制的输出波形，而且并 没有明显的竞争冒险现象，所以我觉得实验很成功，与预计的试压 结果基本一致，示波器的调节关乎到波形是否稳定和是否好观测实验结果，探头为 10:1，实验中应先调至稳定可观测波形，可以调节触发源、周期、 分度值等。面对一些十分复杂的电路时要冷静分析，保持头脑清醒，画真值表、卡诺图等来进行分析运算。保持耐心的心态和细致、严谨的工作态度。3、用JK触发器和门电路设计一个

16、具有置零，保持，左移，右移，并行送数功能的二进制四位计数器模仿74LS194功能步骤一：列出真值表：CrS1So工作状态0XX置零100保持101右移110左移111并行送数步骤二：写出逻辑表达式如下：二 2 0 + 岛 f M 曲 + 久 A A)心得体会：要在纸上标记好每部分导线的作用这个结果与预料的一样所以成功了4、用JK触发器和门电路设计一个特殊的12进制同步计数器，其 十进制的状态转换图为：(J10203(J4-0506-07-0809-10-11 12A步骤一：列出真值表如下所示0If步骤二：按照真值表来画出卡诺图:冥依帚兀（8面）仗;J 二W二（丟祈+忑亦砒）、川fJJ?now

17、JLy iL_L|_i_l1oJq1n Ita. 一1d性頁蜃曲戌”r J-审5p w 4” 1 !- Lnn 店和j5= fit A）1、在组合逻辑电路中，分析了组合逻辑电路竞争冒险的产生，及其 判断和消除的方法，其产生原因包括：门电路开关电平的时间差和 门电路延迟时间。竞争冒险可以通过代数法、卡诺图法、仿真法和 实验法进行判断，采用引入选通脉冲、引入封锁脉冲、增加冗余 项、接入滤波电容等手段以消除竞争冒险。2、在根据仿真电路图用实验箱实际连接电路时，需要连的线很多， 比较容易混淆和弄错，最好的方法是在有比较难连的线时，要在草 稿纸上先列出那个点连到哪个点（例如 Y1 A ）3、在实际进行实

18、验前需要把原理弄懂还有注意事项都要考虑到位， 对于实验的现象要能够解释，对于实验过程中一些奇怪的结果需要 自己找出问题并解决，比如某个输出和真值表不同，这时应该停下 来观察分析自己的电路，找出错误并改正过来。5、示波器的调节关乎到波形是否稳定和是否好观测实验结果，探头 为 10:1 ，实验中应先调至稳定可观测波形，可以调节触发源、周 期、分度值等。6、面对一些十分复杂的电路时要冷静分析，保持头脑清醒，画真值 表、卡诺图等来进行分析运算。保持耐心的心态和细致、严谨的工 作态度。7、做实验箱插线时应掌握插线技巧，注意如何才能使电路更好更快 的连对。电线的颜色也应当有所区分，才能在检查时更快的检查出 错误在哪。8、面对一些十分复杂的电路时要冷静分析，保持头脑清醒，画真值 表、卡诺图等来进行分析运算。保持耐心的心态和细致、严谨的工 作态度。6、此次实验，加深了对