高速电路设计

1、高速数字电路设计 及EMC、EMI考虑 l主题: 1.高速电路设计；2.EMC、EMI考虑 l本次讲座中将介绍到的内容： 1.微带线、带状线的设计概念 2.常见的电路匹配措施 3.高速电路设计的一般原则和调试方法 l电磁兼容考虑 （下一次交流） l高速数字信号的概念 1.高速数字信号由信号的边沿速度决定 2.上升时间小于4倍信号传输时延可视为 高速信号 3.另一个角度理解：非稳定时间在1/4周期 以上 l2.1微带线（Microstrip） l2.2带状线（Stripline） l2.3印制板的经验设计数据 l2.4同轴线（Coaxial Cable） l2.5双绞线（Twisted-pair

2、 Cable） l微带线的模型： l微带线的决定参数：W,t,h,r l微带线的相关参数：特征阻抗、传输延迟、 固有电容、固有电感（见下一页） l规律规律：微带线传输延迟只与板材的介质 参数和线长有关，而与板厚、线宽、特 征阻抗等无关。 l经 验 参 数经 验 参 数 ： 微 带 线 的 传 输 延 迟 为 0.145nS/inch l带状线的模型： l带状线的决定参数：W,t,h,r l带状线的相关参数：特征阻抗、传输延 迟、固有电容、固有电感（下一页） l规律：带状线传输延迟只与板材的介质 参数和线长有关，而与板厚、线宽、特 征阻抗等无关。 l经 验 参 数 ： 带 状 线 的 传 输 延

3、 迟 为 0.185nS/inch l常用印制电路板的材料：FR-4（r在4.55 之间） l75微带线：wh；50微带线：w2h； 25微带线：w3.5h； l75带状线：w0.125h；50带状线： w0.333h； l双面电路板一般厚度：1.68mm（66mil），铜 层厚度：0.05mm（2mil） l四层板一般总厚度（中间厚，两边薄型）： 1.58mm（62mil），中间厚度：0.9mm（35mil） 上下夹层厚度：0.33mm（14mil），铜皮 厚度：0.05mm（2mil） 线宽8mil10mil 12mil 18mil 24mil 30mil 50mil 双面135 129

4、123 112 103 9679 四层79736855463923 l同轴线的模型： l同轴线的决定参数：d1,d2,r l同轴线的相关参数：特征阻抗、传输延迟 l规律：同轴线传输延迟只与电缆的介质参数和线长有 关，而与线内径、线外径、特征阻抗等无关。线外径 越细，特征阻抗越小；线内径越细，趋肤效应越明显。 l经验参数：一般的宽频同轴线一空气为介质，50同 轴线外径/内径2.3，75同轴线外径/内径3.5。 插入介质时，可以将同轴线的外径减少，但增加了插 入损耗，限制了频带。常用50同轴线使用空心骨架 方法，75同轴线使用插入介质的方法。 l双绞线的模型： l双绞线的决定参数：d,S,r l双

5、绞线的相关参数：特征阻抗、传输延 迟 l规律：双绞线传输延迟只与电缆的介质参数 和线长有关，而与线内径、线间距离、特征 阻抗等无关。 l经验参数：一般双绞线特征阻抗为100，胶 合的越紧密，特征阻抗越均匀；平行线也可 以看作是一种松胶合的双绞线，一般电视上 的平行线特征阻抗为300 常见的高速数字电路有 lECL（Emitter Coupled Logic）、 lCML（Current Mode Logic）、 lGTL（Gunning Transceiver Logic）、 lBTL（Backplane Transceiver Logic）、 lTTL（Tansistor Tansistor

6、 Logic）、 lHCMOS（High-speed Complementary Metal Oxide Secmiconductor）、 lLVDS（Low Voltage Differential Signaling） l等等 而我们设计中常用到的是后面三种 l驱动能力强，高电平输出电流可达32mA，低 电平灌入电流可达64mA；高电平输出电阻一 般为30，低电平输出阻抗低达10以下。 l有阻尼输出现象（输出匹配电阻大概33左 右），高低电平电流均为12mA。 l速度较快，上升时间在几个nS范围内，触发 翻转频率可达100MHz以上，但是pin to pin 时延常在10nS左右。 l常用

7、的高速TTL器件一般为AC、F、ACT、AL、 等系列，F系列速度最高，但功耗也最大，带 T的系列是低压3.3V器件。 l驱动能力较强，电平范围可达电源电压，高 低电平驱动能力均等，输出阻抗在几个到 20之间。 l阻尼现象不明显（输出匹配电阻有传输线特 征阻抗决定） l速度快，上升时间在1、2nS到10、20nS都有， 速度差异较大。 l常用的HCOMS器件有74HC、HCT、HCU。带T的 系列是低压3.3V器件，带U的系列是输出不带 缓冲的。一般的专用芯片输入输出均采用 HCOMS电路来达到降低功耗的目的，而HCOMS 电路的输入都兼容TTL电平输入。 lLVDS电路是采用差分形式平衡传输

8、极 高速的数字信号。 l为了降低相互干扰，采用了低压传输技 术和终端匹配技术，达到一对普通双绞 线上传输的EMC、EMI最佳、最快、最 省传输媒体成本的传输方案， l但是LVDS驱动芯片的价格都不低。 l4.1电路适配、失配概念 电路匹配的目的 、 反射现象的产生 电路不匹配的后果 l4.2终端匹配措施 l4.3源端匹配措施 l电路匹配的目的：防止各种反射现象，使得 接收端在一定的噪声容限下可以接受信息。 l反射现象的产生：传输过程中任何的不均匀 现象，如阻抗变化、直角走线等都会引起信 号在传输线上来回反射。反射的结果对模拟 信号的表现是形成驻波，对数字信号表现为 沿跳地方的振铃和过冲。 l电

9、路不匹配的后果：形成强烈的电磁干扰， 经常出现数据误判现象，严重的话对输入器 件会造成永久性的损坏。 振铃和过冲 反射原理 l终端匹配的原则是使得终端负载电阻尽量接近传输线 的特征阻抗。 l直流匹配方法：直流匹配方法： 使得传输终端的上升、下降沿均匀匹配，适用于非周 期信号。 l使得传输终端某一频率范围内负载均匀，适 用于时钟信号等周期性较强的信号. l对于周期性不强的信号（如帧脉冲），不建 议使用交流匹配措施 差分直流匹配 差分交流匹配 l源端匹配的原则是使得信号源端的输出阻抗 与传输线的特征阻抗接近。避免反射回来的 信号进入源端器件。 l匹配方法： 一般器件有自己的输出电阻，所以串入电阻R

10、 一般小于Z0 l5.1同步逻辑设计 l5.2适当的引入失配 l5.3对极高速的信号采用对称传输 l5.4了解每一根高速信号的电流环路 l5.5信号布线是否满足微带线、带状线条件 l5.6重视电源滤波 l5.7沿跳信号考虑走线延时 l5.8高速信号测试方法 l5.9噪声容限的概念 l5.10地反弹现象 l5.11连接器件对高速系统的影响 l高速逻辑电路的最有设计：尽量使用一个同步系统时 钟来产生各种逻辑，尽量避免依赖于时延来设计系统， 避免采用异步逻辑设计。 l输入输出建议使用同步时钟进行采集；内部状态机制 全部使用同步跳转；时钟切换使用互锁电路，避免毛 刺产生；功能屏蔽使用ENA信号，不能在

11、时钟端作与 或逻辑。 有问题的同步电路 建议使用的同步控制 l了解器件的输入、输出结构（IBIS模 型），选用适当的匹配电路的同时，考 虑节省功耗和一定的电路噪声容限下， 可以适当的引入失配。 l在考虑功耗的情况下可以引入一定的失 配，取R1/R2=1.5Z0，即符合TTL的噪 声容限，又可节省一定功耗。 l一般极高速信号频率范围：100MHz以 上，建议选用互补对称逻辑，以降低对 电源的要求。 l原因：高速信号非平衡传输对电源地平 面噪声影响大。 l对高速信号地回流路径分析。 l原则：回流面积越小干扰越少。 1.对于低频信号，电流流经电阻最小的 路径（直线路径） 2.对于高频信号，电流回流经

12、过电感最 小的路径（也就是环路面积最小的路径， 最小电感回流路径正好在信号导线下面） 高低频信号回流比较 高频电流回流密度 高频回流电流 的相互干扰 l注意信号布线模型类型，高速信号要有 回流地相配（不是屏蔽地） l微带线一般使用在双面板、四层板 l带状线只用于6层板或者8层板，4层板 不建议使用 l信号布线注意特征阻抗 l器件输如注意串联匹配电阻作保护，特 别是板间连接（使用排线连接型的） l去耦电容和隔离电感的布局位置和参数选择 要谨慎。 l芯片间使用低阻抗的地平面连接 l电源引线尽量短而粗 l电源和地平面之间应该满足交流低阻通路条 件，使用适当的旁路电容 l在大电流电源线上串接共模扼流圈

13、（Common Mode Choke）抑制共模干扰 l电源走线与地平面平行，中间避免形成电源 环路布线 l在满足速度要求的情况下，尽量选择速 度低一点的（沿跳时间长的）， l高速信号走线时延对沿跳信号的影响主 要是引起相位抖动，造成沿跳到达每个 器件的时间不同时。 l沿跳敏感的信号注意走线，建议走圆角 l注意满足传输线条件 l同时注意屏蔽措施 l选用50输入阻抗的测量设备，宽频带 的探头（10档比1档频带要宽）来 测量高速信号。 l选择好测量点，不同的测试点位置测量 结果有所不同。 l注意测试的接地点选择，越靠近测试点 的地平面越好 l注意仪器的增益带宽级，频率越高放大 不能越大 l容限是为了

14、补偿数字信号在实际系统中不够 理想的传输和接收。 l产生原因： l1 直流电流在不同器件的地平面之间会形成电位差， 因此发送接收器件都有一定的参考地电位差。 l2 高速回流电流在地平面电感上会产生突发地电压 降，引起器件间地电势差。 l3 相邻信号线通过电容耦合或者互感引入串扰，叠 加在接收器件上。 l4 传输中振铃、反射等使得信号畸变。 5.某些器件地阈值电压会随温度、适度变化。 l概念：由于输出的高速开关引起内部参 考地平面的电压偏移。 l影响：对发送影响不大，主要影响接收 器件，相当于叠加在输入信号上的一个 噪声信号。 l几种封装型号的引线电感举例： DIP 14DIP 68PLCC68SOP 14 8nH35nH7nH0.1H l 降低开关速度。 l增加地引线，特别是芯片内部多个地线 引出引脚，在印制板上分开接地。 l对输入电路分配一个地参考引脚（一般 高速芯片接口都有） l采用差分输入方式 连接器件要注意以下事项： l互感（引起串扰）、串连电感（引起时 延）、寄生电容（引起畸变） l接插件的选择，传输线的选型，