数电复习资料

1、v1.0 可编辑可修改数字电子技术典型题选、 填 空 题 （ 基 础 型）1在数字电路中，逻辑变量的值只有 2 个。 2在逻辑函数的化简中，合并最小项的个数必须是2n 个。3化简逻辑函数的方法，常用的有公式 和 卡诺图 。4逻辑函数 A、B 的同或表达式为 AB= /A/B+AB 。 T 触发器的特性方程 n+1Q = T/Qn+/TQn 。5.已知函数 Y AB AC ，反函数Y = （A+/B）*/ （/A+C），对偶式 Y = （/A+B）*/（A+/C） 。64 线 10 线译码器又叫做 2-10 进制译码器，它有4 个输入端和个输出端 , 6 个不用的状态。7组合逻辑电路的输出仅取决

2、于该电路当前的输入信号, 与电路原来的状态有关。8TTL三态门的输出有三种状态：高电平、低电平和高阻态状态。9组成计数器的各个触发器的状态，能在时钟信号到达时同时翻转，它属于同步计数器。10四位双向移位寄存器 74LS194A的功能表如表所示。由功能表可知，要实现保持功能， 应使，当 RD=1；S1=1,S0=0 时 ，电路实现功能。 74LS194A的功能表如下：S S工作状态v1.0 可编辑可修改0置零100保持101右移110左移111并行输入11若要构成七进制计数器，最少用个触发器，它有 个无效状态。12根据触发器结构的不同，边沿型触发器状态的变化发生在 CP 边沿 时， 其它时刻触发

3、器保持原态不变。13用中规模集成计数器构成任意进制计数器的方法通常有三种，它们是级连法， 和。14由555定时器构成的单稳态触发器，若已知电阻 R=500K? ，电容 C=10F，则该 单稳态触发器的脉冲宽度 tw。15在 555 定时器组成的施密特触发器、单稳态触发器和多谐振荡器三种电路中， 电路能自动产生脉冲信号，其脉冲周期 T。16. 用 555 定时器组成的三种应用电路如图所示，其中图（ a）、（b）、（c）分别对应 的电路名称是（ a），（b），（c）17. A/D 转换器的转换过程包括 ， ， ， 四个步骤、填空题（综合提高型）v1.0 可编辑可修改1施密特触发器有 2 个稳定状态

4、 . ，单稳态触发器有 1 个稳定状态 . ， 多谐振荡器有 0 个稳定状态。2欲对 160个符号进行二进制编码，至少需要位二进制数； 16路数据分配器，其地址输入端有个；2n选 1的 MUX，其地址端有 个，其数据输入端有个3欲构成可将 1kHZ的脉冲转化为 50HZ的脉冲的分频器， 该电路至少需要用 5 个 触发器；该电路共有 20 个有效状态。某计数器的状态转换图如图所示，该 计数器为 进制 法计数，它有 个有效状态，该电路 （有或 无） 自启动能力4随机存储器 RAM的电路结构主要由、 和 三部分组成。为构成 40968的 RAM，需要片 10244的 RAM芯片，并需要用位地址码以完

5、成寻址操作。5. 8 位移位寄存器，串行输入时经个 CP脉冲后，将得到 8位数据的并行输出；欲将其串行输出，需经个 CP脉冲后，数码才能全部输出。6分别写出图 1（a）、（ b）、（c）、（d）所示电路中的输出函数表达式：Y4= /(AB)*/(BC) ；Y1=T Q Y2= /(AB) ； Y3=/(AB)7如图所示电路的逻辑表达式F A B C D ， F=1 时的全部输入变量取值组合v1.0 可编辑可修改有 12 个ABCD8如图 2所示的组合逻辑电路中的 74138为3线-8 线译码器写出图 2 所示电路中各输出函数的最简与或表达式：F1= Y0+Y1+Y2= F2= Y4+Y7=9.

6、 图3是某 ROM存储阵列的点阵图， A3、A2、A1、A0为地址线，D3、D2、D1、D0为 数据线。试分别写出 D3、D2、D1关于 A3、A2、A1、A0的逻辑表达式。 图中的点 表示在行线和列线交叉处连接了存储元件。D3 Y11 Y13 Y14D2 Y2 Y1 Y15D1 Y5 Y8Y4 AB CDY3 ABCD A B C DY2 AC BDY1 A BY0 C Dv1.0 可编辑可修改10. 由四位并行进位加法器 74LS283如图所示，当 A=0时，X3X2X1X0=0111，Y3Y2Y1Y0=0100，Z3Z2Z1Z0=， W= 。电路功能为有符号数求和运算（加减运算） ： W

7、 Co A； Z X Y A AA0 时： Z XY1011； W Co0；二、选择题：请将正确答案的序号填在横线上1下列一组数中，是等值的。 （A7）16 （）2（ 166）10v1.0 可编辑可修改A 和B. 和 C. 和2. 在逻辑函数中的卡诺图化简中，若被合并的最小项数越多（画的圈越大） ，则说明 化简后 。A 乘积项个数越少 B. 实现该功能的门电路少C 该乘积项含因子少 3指出下列各式中哪个是四变量、的最小项（）A、；B、； C、；D、4的最小项之和的形式是。A.B.C.5. 在下列各种电路中，属于组合电路的有 。A 编码器B.触发器C. 寄存器674LS138是 3 线-8 线译

8、码器，译码输出为低电平有效，若输入 A2A1A0=100时，输 出=。.00010000 ， B. 11101111 C.78线 3线优先编码器 74LS148的优先权顺序是 I7 ，I6 ， I1 ，I0 ，输出 Y2 Y1 Y0 ，输入低电平有效，输出为三位二进制反码输出。当 I7I6 ， I1I0 为时，输 出 Y2 Y1 Y0 为 。A 011 B.100C. 1108在以下各种电路中，属于时序电路的有。A 反相器 B.编码器C. 寄存器 D.数据选择器9RS触发器当 R=S=0时， Qn+1=。A 0.1 CD. Q10施密特触发器常用于对脉冲波形的。A延时和定时B. 计数与寄存 C

9、 整形与变换11. CPLD 是基于，FGPA是基于A 乘积项，查找表B 查找表，乘积项C 乘积项，乘积项D查找表，查找表12. 以下单元电路中，具有“记忆”功能的单元电路是 A、加法器；B 、触发器；C、 TTL 门电路；D 、译码器；13. 对于 CMOS与门集成电路，多余的输入端应该v1.0 可编辑可修改A 接高电平 BC 悬空 D接低电平接时钟信号如果 TTL电路的输入端开路，相当于接入A 逻辑 1 B 逻辑 0C 无法预测 D 有可能是逻辑 1 ，也有可能是逻辑 014. 摩根定律（反演律）的正确表达式是：A、 A B A B;B 、A BAB;C、 A B AB; D 、 A BA

10、B;触发器实现 T 触发器的功能时，J，K应该怎样连接AJ=K=TBJ=K=D.CJ=0，K=1DJ=D，K=D16. 同步时序电路和异步时序电路比较，其差异在于后者。A. 没有触发器 B. 没有统一的时钟脉冲控制C. 没有稳定状态D. 输出只与内部状态有关17. 要使 JK触发器的输出 Q从 1 变成 0，它的输入信号 JK应为（）A. 00 B. 01C. 10D.无法确定18对于 T 触发器，若原态 Qn=1，欲使新态 Qn+1=1，应使输入 T= 。. 1 C D. Q19. 下列触发器中，没有约束条件的是 。A. 基本 RS触发器 B. 主从 RS触发器 C. 同步 RS触发器 D.

11、 边沿 D触发器20. 逻辑函数的表示方法中具有唯一性的是 。A . 真值表 B. 表达式 C. 逻辑图 D. 卡诺图3线优先编码器（ 74LS148）中， 8条输入线 I0I7 同时有效时，优先级最高为 I7 线，则输出 Y2 Y1Y0 是（ ）A. 000 B. 010 C. 101 D. 11122. 七段显示译码器是指（ ）的电路。A. 将二进制代码转换成 09 个数字 B.将 BCD码转换成七段显示字形信号C. 将 09 个数转换成 BCD码D. 将七段显示字形信号转换成 BCD码23. 逻辑数 F=AC +AB +BC ，当变量的取值为（）时，将出现冒险现象。A. B=C=1 B.

12、 B=C=0 C. A=1，C=0 D. A=0 ，B=024. 用 n个触发器构成计数器，可得到最大计数模值是（）A. n B. 2n-1 C . 2n D. 2 n-1三、逻辑函数化简与变换：v1.0 可编辑可修改1. 试求逻辑函数 F 的反函数的最简与或式， 并用与或非门实现电路F m(2,4,6,8)解：ABC ABCD 0CD AB 00 01 11 10001010100DB110000A C101100(a)F(b)F D AB AC2 证明下列各逻辑函数式： (A B)(A C) AB AC左式 =AAACBABC= ACAB(AA)BC= AB(1C)AC(1 B)= ABA

13、C =右式原式成立3. 将 下列 逻辑 函数 化 简成 最简 与 或及与 非 - 与非表 达式(答 案略)四 组 合逻 辑 电 路的 分 析与设计1、4选 1数据选择器 74LS153 的功能表达式为 ：v1.0 可编辑可修改试写出下图电路输出 z 的逻辑函数式。 /A/B+/AC+A/C2、设计一位 8421BCD码的判奇电路， 当输入码中， 1的个数为奇数时，输出为 1，否 则为 0。（1）画出卡诺图，并写出最简“与或表达式” ；（2）用一片 8 选 1 数据选择器 74LS151（功能符号见图）加若干门电路实现，画出 电路图。解 ：（ 1）卡诺图：最简“与或式” ： Y ABCD ABC

14、D BCD BCD BCD ；（2）电路图：v1.0 可编辑可修改3、 某组合逻辑电路的芯片引脚图如题图所示1分析题图所示电路，写出输出函数 F1、F2 的逻辑表达式，并说明该电路功能2假定用四路数据选择器实现题图所示电路的逻辑功能，请确定下图所示 逻辑电路中各数据输入端的值，画出完善的逻辑电路图。解： 1写出电路输出函数 F1、F2 的逻辑表达式，并说明该电路功能F1 A B C ABC ABC ABC ABCF2 AC AB BC AC AB BC该电路实现全减器的功能功能10v1.0 可编辑可修改2假定用四路数据选择器实现该电路的逻辑功能，请确定给定逻辑电路中各数据 输入端的值，完善逻辑

15、电路。F1： D0 C,D1 C,D2 C,D3 CF2：D0 0,D1 A,D2 A,D3 143 线 -8 线 译 码 器 74LS138逻 辑 功 能 表 达 式 为 ， ， ， 正 常 工 作 时 ， S1 =1, S2=S3 =01、 试 写 出 Z1 和 Z2的逻辑函数式。5、用 3线-8 线译码器 74LS138芯片设计一位全加器，可附加门电路，要求写出真11v1.0 可编辑可修改值表、逻辑表达式，画出逻辑电路图SABCi ABCiABCi ABCi解： 真值表（略） . 逻辑表达式如下：Y1 Y2 Y4 Y7Y1 ?Y2 ?Y4 ?Y7Co ABCiABCi ABCiABCiY

16、3 Y5Y6 Y7 Y3 ?Y5 ?Y6 ?Y7逻辑电路图如下：6 试用最少的与非门设计实现一个一位十进制数 （用 8421BCD码表示） 的四 舍五入电路，当数码大于等于 5 时输出为 1，否则输出为 0。要求列出真值表、卡诺 图，写出最简表达式，并画出逻辑电路图： （1）直接用门电路实现；（2）用两片 3-8 线译码器 74138 实现；（3）用 4-1MUX及必要的门电路实现。解：逻辑表达式为：m(5,6,7,8,9) A3 A2 A0 A2A11）；（2）（3）答案略，自己做！7、 由四位并行进位加法器 74LS283构成下图所示电路：（1）当 A=0时， X3X2X1X0=0011，

17、Y3Y2Y1Y0=0100求 Z3Z2Z1Z0=，W=12v1.0 可编辑可修改2）当 A=1时，X3X2X1X0=1001，Y3Y2Y1Y0=0101求 Z3Z2Z1Z0=，W=（3）写出 X（X3X2X1X0）、Y（Y3Y2Y1Y0）、A与 Z（Z3Z2Z1Z0）、W之间的算法公式，并指出 其功能。解：（1）A0 时： Z X Y0111； WCo0； （2）A1 时： Z X Y 1 0100； W Co 0 ； （ 3）电路功能为有符号数求和运算（加减运算） ：W Co A ； Z X Y A A8、 用 74283 及 门电路构 成一位 8421 BCD 码 加法 器解：大于 9 或

18、有进位输出，就加 6 同时输出进位输入四 位加 法 器四 位加 法 器4032 10 32 10 AAAA BBBB13v1.0 可编辑可修改五画触发器电路时序图1、试画出如图所示电路在输入波形 CP、 RD 及 D 作用下 Q1及 Q2的输出波形设电路初态 Q1Q2=11，且不计传输时延解：2、在数字系统设计时，常用如下左图所示电路来检测输入信号的上升沿，已知输入 信号 Din 如下右图所示，设触发器初态为 0，请画出检测输出信号 DECT波形。14v1.0 可编辑可修改DECTCPDin3、试对图 5 所示电路在输入波形作用下， 画出相应的输出波形 （假设初态 Q1Q2=0）0CPDIFF

19、2CPDIQ1Q2CPDIQ1Q2Y六时序逻辑电路分析与设计15v1.0 可编辑可修改1、 试分析如图所示的时序逻辑电路，要求：1）列出驱动方程、状态方程（2）Q2、Q1、Q0状态表，画出状态图（3）画出在 CP脉冲作用下三个触发器的状态信号和 Y的波形图 ,设三个触发器的初 态均为 0。解：（1）驱动方程： J0 = K0 = 1J1 = K1 = Q0nQ0n 1 Q0n Q1nQ0nQ1n Q0nQ1nQ2n 1Q1nQ0n Q2n Q1nQ0nQ2n2） 状态表Q2n Q1n Q0nQ2n+1 Q1n+1 Q0n+100000100101001001101110010010110111

20、0110111111000触发器构成模 8 计数器，数据选择器 74151产生所需序列16v1.0 可编辑可修改2、如图 6 所示电路中 X 为控制端；试分析当 X=0和 X=1时电路的逻辑功能；写出驱X/ ZQ1Q0动方程、状态方程和状态图，并画出当 X=1时的时序图； （ 设初始状态 Q1Q0=11） 。ZJ0 K0 1J1 K1 X Q0Z XQ1Q0n1Q1J1Q1K1Q1(XQ0)Q1Q0Q1 X Q0 Q1Q0n 1J0Q0 K0Q0 Q0解：输出方程和激励方程：状态方程 状态图 当外部输入 X=0 时，状态转移按 00 0110 1100规律变化， 实现模 4 加法计数器的功能；

21、 当 X=1时，状态转移按 00 11 1001 00规律变化，实现模 4 减法计数器的功能。所以， 该电路是一个同步模 4 可逆计数器。 X为加/ 减控制信号， Z为借位输出3、分析如题图所示时序逻辑电路的逻辑功能，写出电路的驱动方程、状态方程和17v1.0 可编辑可修改输出方程，画出电路的状态转换图和时序图。 并说明电路能否自启动 （ 设初始状态均 为零）。解：略，自行分析！4、电路如题图所示，其中 RA=RB=10k ,C=f ，试问：1）在 Uk为高电平期间，由 555 定时器构成的是什么电路，其输出 U0的频率 f0=2）分析由 JK 触发器 FF1、FF2、FF3构成的计数器电路，

22、要求：写出驱动方程和状 态方程，列出状态转换表，画出完整的状态转换图；3）设 Q3、Q2、Q1的初态为 000，Uk所加正脉冲的宽度为 Tw=6/f0 ，脉冲过后 Q3、 Q2、Q1将保持在哪个状态18v1.0 可编辑可修改解：1）多谐振荡器f0=476Hz2 ）写出驱动方程、状态方程，列出状态转换 000-100-110-111-011-001- 回到 100 ；4、画 出 题 图 （ a）、（ b）的状态转换图，分别说明它们是几进制计数器19J1Q2n;J2Q3n;J3Q2n;K1Q2n;K2Q3n;K3Q1nQ1n 1Q2n Q1nQ2nQ1nQ2nQ2n1Q3n Q2nQ3nQ2nQ3

23、nQ3n 1Q2n Q3nQ1nQ3n3 ） Q3Q2Q1=10；0v1.0 可编辑可修改解 ： 11 进 制 ， 12 进 制 ， 67 进 制5、同步 4 位二进制集成计数器 CT74161的常用符号和功能表如图示1). 说明图示电路为几进制计数器，并画出其主循环状态图；2) . 用反馈清零法将其构成一个同步 38 进制计数器。解：1)7 进制2)先同步级联再反馈清零，CRLDCLKETEPQ3 Q2 Q1 Q00XXX0 0 0 010XXD3 D2 D1 D01111计数11X0X保持11XX0保持清零逻辑： CR=Q5Q2Q1(38=00100110图) 略6、给出同步十进制集成计数器 CT74160的功能表。 74LS138为 3 线 8线译码器；1) 说明题图所示电路中 CT74160 构成的是几进制计数器并画出其有效循环 状态图；2) 画出在图 8 给定的 CP脉冲作用下输出 Y的波形图3) 用整体清零法将两片 CT74160构成一个同步 36 进制 BCD码计数器。20v1.0 可编辑可修改解：（1）5 进制，0000000100100011010000002)3)先同步