八路智力竞赛抢答器设计试验报告

1、八路智力竞赛抢答器设计实验报告数字电子技术课程设计题目：八路智力竞赛抢答器设计姓名：专业：电子科学与技术班 级:122班安徽科技学院数字电子技术课程设计报告学号：指导教师：20年 月 日安徽科技学院理学院八路智力竞赛抢答器设计一 、课程设计题目（与实习目的）（一）、题目：八路智力竞赛抢答器设计（二）、实习目的： 1进一步掌握数字电路课程所学的理论知识。2熟悉几种常用集成数字芯片的功能和应用，并掌握其工作原理，进一步学会使用 其进行电路设计。3了解数字系统设计的基本思想和方法，学会科学分析和解决问题。 4培养认真严谨的工作作风和实事求是的工作态度。5数点课程实验是大学中为我们提供的唯一一次动手实

2、践的机会，增强动手实践的 能力。二、 任务和要求 实现抢答器的方法很多，如 EPROM编程、 RAM编程、单板机、单片机等，都可以 组成抢答器系统。（1）抢答器设计要求设计一个抢答器，基本要求：1. 抢答器可以实现基本抢答；可同时供 8 名选手或 8 个代表队参加比赛，他们的编号分别是 0、1、2、3、4、5、 6、7，各用一个抢答按钮，按钮的编号与选手的编号相对应，分别是 S0、S1、 S2、S3、S4、S5、S6、 S7。2给节目主持人设置一个控制开关，用来控制系统的清零（编号显示数码管灭灯）和抢答的开始。3抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮， 编号立即锁存，

3、并在 LED数码管上显示出选手的编号，同时扬声器给出音响提示。 此外，要封锁输入电路，禁止其他选手抢答。优先抢答选手的编号一直保持到主持 人将系统清零为止。三、总体方案的选择（1）总体方案的设计 针对题目设计要求，经过分析与思考，拟定以下二种方案： 方案一：该方案是将抢答按钮先直接与锁存器而不是优先编码器相连，将最先 抢答的选手的编号锁定，再依次经过优先编码器、译码器和七段显示器，最后显示 的是抢答选手的编号，经过优先编码器后的信号到单稳态触发器，单稳态触发器又 与报警电路直接连接，所以显示编号的同时可以发出报警信号。另外由主持人控制 开关和其他部分电路通过门电路实现对抢答电路、定时电路和报警

4、部分电路的控制。主体框图如下：安徽科技学院数字电子技术课程设计报告图 1 八路智力抢答器方案一设计框图方案二：主持人按动开始抢答的开关后，最先抢答的选手的电平信号先经过优 先编码器，再依次经过数据锁存器，此时已经限制了其他选手的抢答，信号再经过 译码器和七段数码显示器，将最先抢答的该选手的编号显示出来，并同时产生报警 信号，到此完成的是抢答功能；如果没有人抢答， 30 秒减计数器减到 00 时也会发 出报警信号，此是完成计时功能。主体框图如下：安徽科技学院数字电子技术课程设计报告图 2 八路智力抢答器方案二设计框图2）总体方案的选择相比之下，第二种方案更好些。它的优点表现在以下几个方面：这种方

5、案原理 比较简单。主持人对整体电路的控制只需几个门电路就可完成，不必用特别的芯片 来组成控制电路；更容易实现报警提示功能，在有选手抢答后或者计时开始和结束 时。既减少了布线使整个电路更直观简单，又降低了产生错误的可能性。四 单元电路的设计1. 设计所使用的元件及工具：74LS48 3 个；74LS279 1 个；74LS192 2 个；74LS148 1 个；74LS00 3 个；74LS10 1 个；发光二极管 1个；555 1 个；电容： 0.1 f 1个；0 01f 1 个；电阻： 10k 9 个；15K 1 个；1k 1个；68K1个实验板一块； 万用表一个； 钳子一个； 导线若干。2

6、.各个单元电路（1）抢答电路设计抢答电路的功能有两个：一是能分辨出选手按按钮的先后，并锁存优先抢答者 的编号，供译码显示电路用；二是要使其他选手的按钮操作无效。因此，选用优先 编码器 74LS148和 RS锁存器 74LS279以及译码显示电路完成上述功能。安徽科技学院数字电子技术课程设计报告抢答器电路工作原理： SW1-8为八位选手的抢答开关， SW9单刀双掷开关设为主持人控制开 关。当主持人控制开关置于清零状态时， RS触发器的 R 端为低电平，输出端全部为 低电平。于是 74LS48的BI 为高，显示器灭灯； 74LS148的选通输入端 ST为高电平， 74LS148处于工作状态，此时锁

7、存电路不工作。当 SW9置于开始状态，优先编码电路 和锁存电路同时处于工作状态。 74LS279的 1R、1S 均为高电平，由真值表可知，输 出 1Q为低电平，从而使 74LS148 输入使能端为低电平有效，即抢答器处于等待工作 状态。若有选手（假设为 3 号选手）按动抢答开关（即闭合 SW4），此时优先编码器 74LS148输入端 I3 接低电平有效，则输出 A2A1A0为 100，A2A1A0分别接至 4S、3S、 2S，根据 RS锁存器真值表， 2Q3Q4Q输出分别为 110，从而 74LS48的输入端 DCBA为 0011，经 74LS48译码，显示器上显示“ 3”。与此同时，当 74

8、LS148输入端有一个为 低电平时， GS为低电平有效，即标志译码器处于工作状态，从而使1S 为 0，此时 1Q输出为高电平，致使 EI 为高电平， 74LS148 处于禁止工作状态，其他选手抢答按钮 的输入信号不会被接受。这就保证了抢答者优先性以及抢答电路的准确性。抢答结 束后，主持人开关置于清零状态，数码管变灰，一切恢复初始状态，以便进入下一安徽科技学院数字电子技术课程设计报告轮抢答环节（2）定时电路设计 设计要求抢答器具有定时功能，且节目主持人根据抢答题的难易程度，可设定 一次抢答的时间（设为 30s）。设计中选用十进制同步加 / 减计数器 74LS192进行设计， 74LS192是具有

9、置数和清零功能 , 其引脚图和逻辑图如图 10 所示。图 10 74LS192 引脚图和逻辑图P0、P1、P2、P3置数并行数据输入；Q0、Q1、Q2、Q3计数数据输出；CR清零端；LD置数端；CPu 加法计数 CP输入；CPd 减法计数 CP输入；CO进位输出端；BO借位输出端。表 5 74LS192 真值表根据设计要求，需要两片 74LS192构成 100 进制减计数器。由功能真值表可知，安徽科技学院数字电子技术课程设计报告只需将个位 74LS192的借位输出端 BO与十位 74LS192的 CPd即可实现 100 进制减计 数。值得注意的是，要使其实现减计数， CPu端口必须接高电平。计

10、数器的时钟脉冲由秒脉冲电路提供。秒脉冲电路由 555 构成的多谐振荡器 构成，如图 11 所示。多谐振荡器无需外加输入信号就能在接通电源自行产生矩形波输出。图 11 多谐振荡器因为周期为一秒，所以频率是 1 赫兹。图中电容的充放电时间分别是：t1=RBCln2 0.7RBC t2=(RA+RB) Cln2 0.7(RA+RB)C 所以 555的 3端输出的频率为： f=1/(t1+t2) 1.43/(2RA+RB)C 我们采用的电阻和电容值分别是： RA=15K， R2=68K，C1=10uf, 满足上式， 即得到的是秒脉冲。由以上集成芯片设计的定时电路如图 12 所示。安徽科技学院数字电子技

11、术课程设计报告图 12 定时电路工作原理：首先主持人根据题的难易程度改变 74LS192的输入端 D3D2D1D0的电 平来确定抢答时间（假定为 30 秒），555 构成秒脉冲产生电路为计时电路提供脉冲。 抢答开始前主持人闭合开关， 74LS192的置数端 PL 为低电平有效，处于置数状态， 数码管显示定时时间。抢答开始，主持人打开开关，计数器处于计数状态， 555 产生 的秒脉冲与十位 74LS192 借位输出端（其初始状态为高电平）相与。计数器递减计 数至 00，十位 74LS192 借位输出端为低电平，计数器停止工作，产生报警。计时期 间有人抢答，减计数器停止计时，显示器上显示此刻时间。

12、（3）报警电路设计由 555 定时器和三极管构成的报警电路如图 13 所示。图中 555 定时器用来构成 多谐振荡器， 其震荡频率和秒脉冲产生电路中频率的计算方法相同。 3 端的输出信号 经过三级管驱动扬声器，发出报警信号。当 4 端的输入信号是高电平时，振荡器工 作，有报警信号， 4 端输入低电平时，振荡器不工作，没有报警信号。也就是说需要 报警时只需控制输入端即可。电路图如下 :安徽科技学院数字电子技术课程设计报告图 13 报警电路（ 4） 时序控制电路 时序控制电路是抢答器设计的关键，需要完成以下三项功能：a. 主持人将控制开关拨到“开始”位置时，扬声器发声，抢答电路和定时电 路进入正常

13、抢答工作状态。b. 当竞赛选手按动抢答键时，扬声器发声，同时抢答电路和定时电路停止工作。c. 当设定的抢答时间到， 无人抢答时扬声器发声， 同时抢答电路和定时电路 停止工作。本设计中采用门电路对控制开关、抢答电路、定时电路、报警电路进行连接， 以实现上述三项功能要求（如图 14 所示）。安徽科技学院数字电子技术课程设计报告图 14 时序控制电路其中，两输入与非门采用 74LS00，引脚图如图 15 所示。三输入与门采用 74LS11，引脚图如图 16 所示。电路中利用与非门两输入端相连实现非门的逻辑功能安徽科技学院数字电子技术课程设计报告图 15 74LS00 引脚图图 16 74LS11 引

14、脚图 工作原理：门 G1的作用是控制时钟信号 CP的放行与禁止，门 G2的作用是控制 74LS148的输入使能端。主持人控制开关从 “清零”位置拨到“开始”位置时，74LS279的输出 1Q=0，经 G3反相， A=1，则从 555 输出端来的时钟信号 CP能够加到 74LS192 的 CPd始终输入端，定时电路进行递减计时。同时，在定时时间未到时，74LS192 的借位输出端 BO2为低电平，门 G2的输出 ST 为高电平，使 74LS148处于正常工作状 态，从而实现功能 a的要求。当选手在定时时间内按动抢答按钮时， 1Q=1，经 G3反 相，A=0，封锁 CP信号，定时器处于保持工作状态

15、； 同时，门 G2的输出 ST 为低 74LS148 处于禁止工作状态，从而实现功能 b的要求。当定时时间到时，来自 74LS192的 BO2 为高， ST为高， 74LS148处于禁止工作状态，禁止选手进行抢答。同时，门G1处于关门状态，封锁 CP信号，使定时电路保持 00状态不变，从而实现功能 c 的要求。五 总体电路图安徽科技学院数字电子技术课程设计报告图 17 总电路图下面介绍八路智力竞赛抢答器的使用原理。首先是各个选手分别对应的按钮编号是 S0、S1、S2、 S3、S4、S5、S6、S7，抢 答后显示器上显示的分别是 0、1、2、 3、4、5、6、7。然后是主持人对整个电路系统清零，

16、将开关置于“清零”的位置，输出低电平， 分为两路：一路与锁存器的 1R2R3R4R端相连，使输出端 1Q2Q3Q4Q为低电平， 1Q所 输出的低电平经与门反馈给 74LS148的 EI 端子，编码器不工作，因此抢答部分显示 器灭灯无显示，实现了清零；另一路低电平输出到计数器 74LS192的 LD 端，而 CR 端也是低电平，所以使得对应显示器输出预置的数据。接下来主持人根据题目的难易程度设置抢答时间，此设定可以通过调节输入两 片 74LS192的四个输入端 D、C、B、A的高低电平来进行（例如要设定时间为 30 秒, 就将十位的 74192的D、C、B、A分别置位为 0、0、1、1，而将各位

17、的 74LS192的 D、第 10 页安徽科技学院数字电子技术课程设计报告C、B、A 都置于 0）。当主持人宣读完题目说“开始”并将开关置于“开始”位置后， 输出为高电平，此高电平有两路方向：一路输出到 74LS192的 LD 端，使其处于高电 平而开始减计数；还有一路输出到锁存器的 R 端。当任意一个选手抢答时，例如 3号抢答时， 74LS148三号端子输入低电平有效， 此时 GS为低电平有效，表征编码器在正常工作。编码输出 A2A1A0为 100，与其对应 的 4S3S2S为 100，经 74LS279锁存， 4Q3Q2Q输出为 011，经译码显示编号为 3。与 此同时， 1Q 所输出的高

18、电平反馈回编码器的是能输入端，使其停止工作。此时，其 他选手若再按动按钮也无对应输出，这就保证了抢答者优先性以及抢答电路的准确 性。另一路， 74LS148 的 GS端输出电平由高变低，与秒脉冲发生器产生的秒脉冲相 与后输出为 0，使得无脉冲抵达计数器 74LS192 的 Down端。计数器停止工作，保持 原来显示不变，即实现了暂停减计数使其记录抢答时间的功能。若没有选手按动按钮，则 74LS279输出全为高电平， 74LS148也输出高电平， 1Q 端输出低电平至 74LS48的灭灯输入 RI/RBO端，使得信号经 74LS48到显示器上时无 显示；若到定时部分计数器倒计时到 00 还无选手

19、按动按钮的话，十位 74LS192的借 位输出端输出高电平反馈回个位 Down端，停止计数。 综上所述，所设计的电路基本可以实现要求中的功能。六 电路仿真电路仿真采用 Multisim 仿真软件进行的。 Multisim 软件可提供的仿真元器件资源： 仿真数字和模拟、交流和直流等数千种元器件；可提供的仿真仪表资源 ：示波器、 逻辑分析仪信号发生器、交直流电压表电流表等。它不仅具有其它EDA工具软件的仿真功能，还能仿真单片机及外围器件。因此，选用该软件对抢答器各单元电路及 整体电路进行仿真。第 11 页安徽科技学院数字电子技术课程设计报告七、 小结通过本次课程设计，不仅有效巩固了本学期所学数电的

20、相关知识，加强了对重 要知识点的记忆和理解，还学会如何运用 Multisim 仿真进行仿真受益匪浅，现总结 如下。本设计的难点在于时序控制电路的设计，如何在第一位抢答者抢答题目后让编 码器停止工作；如何使计时电路在抢答后停止倒计时；如何让定时电路和抢答电路 同时清零。设计过程中， 根据以往抢答器设计思路， 及查阅相关资料， 可运用 74LS279 的输出 1Q完成上述控制任务。从这一点，折射出自己在平时的学习中较死板，缺乏 变通思考的能力。在电路仿真的过程中，由于 Multisim 操作相对较简单，因此在仿第 12 页安徽科技学院数字电子技术课程设计报告真过程中较为顺利通过本次实践操作，也让我

21、深刻明白：只有将课本上的理论知识，结合实践不 断练习，不断总结提炼，反复思考实践中的经验教训，才能够真正消化为自己的知 识。八 分析和总结。本次课程设计我只用了一个星期的时间就全部做完，效率很高，因为在设计之 前根据设计的要求，每个模块都仔细的设计分析了，正是整个过程我都认真的态度 和方案选择合适，才有这么高的效率。而且从本次课程设计中收获很多。可以总结 为以下的几点：（一）、巩固数电知识 这次课程设计主要是运用数字电路逻辑设计的一些相关知识，在整个实习过程 中，都离不开对数字电路课程知识的再学习。我在最开始，就先将实习用到的知识 通过翻阅数电书回顾了一遍（这也是对这门课的复习，给以后的复习备考减少了很 多负担），这样的回顾让我对知识的理解更加透彻，对后来的快速设计起了很好的 铺垫作用。而且还参考了数字电路实验指导书， 关于芯片的管脚，里面有清晰的描 述。（二）、学会用电路板、芯片、导线等组装各种功能的电路； 虽然这不是第一次用电路板，因为之前的课内实验也用过，但当时的运用也只 是插些导线和电阻电容之类的，用了电路板的很小部分。这次的实习中应用了整块 板子，实习后对电路板的组成完全了解了，并能熟练运用。实习中通过对电路的连 接也懂得了如何通过设计的分析对所连电路的整体布局，如何更好的放置芯片在最 合适的位置。在导线的连接上，如何选择导线走向是关键，我们应该尽