试验三集成计数器

1、实验三 集成计数器一、实验目的1、掌握集成计数器构成 N 进制的计数器的连接方法。二、预习要求1熟悉芯片各引脚排列。 2理解构成模长 M 进制计数器的原理。 3实验前设计好实验所用电路，画出实验用的接线图。三、实验内容1、设计一模长 M = 60 进制的计数电路。1）用同步连接反馈预置法实现。2）用同步连接反馈清零法实现。2、按设计图连接电路。CP接频率为 1Hz 的方波脉冲，各计数器的输出Q3Q2Q1Q0接七段BCD显示译码器 CD4511的 DCBA输入端， CD4511的输出接七段数码 显示器。3、接通实验箱电源，观察七段数码显示器计数状态的变化过程，并 记录该状态循环。四、实验器材数字

2、逻辑实验箱， 74LS160 ， 74LS00， 74LS20。五、实验报告要求1、 60进制计数器的电路设计图、连线图和计数器的测试结果。4、测试过程中出现的问题及解决办法。六、实验用元件介绍1集成计数器 74LS160 本实验所用集成芯片为异步清零同步预置四位8421码 10进制加法计数器 74LS161 ，集成芯片的各功能端如图所示，其功能见附表。VCCCO Q0 Q1 Q2 Q3 ET LD 74LS160 功能表1615 1413 12 11 10 9RDLDETEPCPD3 D2 D1 D0Q3 Q2 Q1 Q03 1 03 2 1 000 0 0 074LS16010D C B

3、AD C B A110保持12 34 5 6 7 8110保持RDCP D0D1 D2 D3 EPGND1111计数174LS160 为异步清零计数器，即 RD 端输入低电平，不受 CP 控制， 输出端立即全部为 “ 0”，功能表第一行。 74LS160 具有同步预置功能， 在 RD 端无效时， LD 端输入低电平， 在时钟共同作用下， CP 上跳后 计数器状态等于预置输入 DCBA ，即所谓“同步”预置功能（第二 行）。RD 和LD 都无效， ET 或 EP 任意一个为低电平，计数器处于 保持功能，即输出状态不变。只有四个控制输入都为高电平，计数 器（ 161）实现模 10 加法计数， Q3

4、 Q2 Q1 Q 0=1001 时， RCO=1。2构成任意进制计数器（模长 M 10）用集成计数器实现 M 进制计数有两种方法，反馈清零法和反馈 预置法。图（ a）为反馈清零法连接（ 8 进制），图（ b）为反馈预置 零法连接（ 8 进制）。b )3集成计数器扩展应用（模长M 10）当计数模长 M 大于 10 时，可用两片以上集成计数器级联触发器 来实现。集成计数器可同步连接，也可以异步连接成多位计数器， 然后采用反馈清零法或反馈预置法实现给定模长 M 计数。图所示为 同步连接反馈清零法（ a）及反馈置数法（ b）实现模长 48 计数电路 原理图。七、其它集成计数器介绍1 74LS161（同

5、步预置异步复位 4 位二进制加法计数器）74LS161 有与 74LS160 一样的引脚排列和功能， 区别在于 161 是 16 计数器， Q3Q2Q1Q0=1111 时， CO=1。2 74LS190（可预置同步可逆 BCD 计数器）CO/BOVCC A CP QCRLD C D16 15 14 13 12 11 10 974LS190 功能表LD S U/D CP74LS1901234 567 8BQBQAS U/DQCQD GND110100x1QD QC QB QA加计数减计数预置数保持74LS190 是 BCD 同步加减计数器， 并行输出。计数时， 时钟 CP 的上升沿有效。 CP端

6、、加/减端（U/D ）和置数端（ LD ）都先经过 缓冲，从而降低了这些输入端对驱动信号的要求。附表列出了 74LS190 的主要功能，下面作简要说明。1）预置数：当置数端（ LD ）为低电平时，数据输入端信号A 、 B、C、D 将对内部触发器直接置位或复位，结果使QA=A 、QB=B、QC=C 、 QD=D ，而与其他控制端的电平无关。2）计数：在允许端 S 为低电平，置数端无效（ LD =1）的条件下，若 加减输入端 U / D 为低电平， 则可进行加计数， 反之可进行减计 数。3）禁止计数：当允许端 S 为高电平时，计数被禁止。值得注意的是， 允许端的电平应在 CP 为高电平时发生变化。

7、4）级联：当计数器溢出时，进位 /借位输出端（ CO/BO ）产生一个宽 度为一个 CP 周期的正脉冲，串行时钟端（ QCR）也形成一个宽度 等于时钟低电平部分的负脉冲， 上述正脉冲或负脉冲的后沿比产生 溢出的时钟脉冲上升沿稍微滞后， 它们可作为级联信号来用。 例如，把两级 74LS190 连接为同步计数器，只要将低位计数器的QCR 端连至高位计数器的允许端 S 。而要把两级计数器连接为异步计数 器，则低位计数器的 QCR端应和高位计数器的 CP端相连 CO/BO 端可用来完成高速计数的先行进位。374LS90（二五十进制计数器）74LS90 内部有一个二进制计数器，时钟 CPA ，输出 Q0；一个 五进制计数器， 时钟 CPB ，输出 Q3 Q2 Q1；可异步构成十进制计数 器。它有两高电平有效的清零端R0A、 R0B 和两高电平有效的置 9端 S9A、 S9B，其功能表如附表所示。74LS90 功能表14 13 12 11 10 9 874LS901 234567CPA NC Q0 Q3GND Q2 Q1CP R0A R0B NC VCCS 9A S9BR0A R0B S9A S9B CP Q3 Q2 Q1 Q