电子电工技术课程设计讲解

1、题目 数字电子钟设计 班级 09 机设（ 2）班 学号 200910310231姓名 李超 指导 徐老师 时间 2011 年 6 月 22 日 景德镇陶瓷学院电工电子技术课程设计任务书姓名 李超 班级 _09机设( 2)班_指导老师 徐老师设计课题： 数字电子钟设计设 计 任 务 与 要 求查找一个感兴趣的电工电子技术应用电路，要求电子元件超过 3050 个或以上，根据应用电路的功能，确定封面上的题目，然后完成以下任务：1、 分析电路由几个部分组成，并用方框图对它进行整体描述；2、 对电路的每个部分分别进行单独说明，画出对应的单元电路，分析电路原理、元件参数、所起的作用、以及与其他部分电路的关

2、系等等；3、 用简单的电路图绘图软件绘出整体电路图，在电路图中加上自己的班级名称、 学号、姓名等信息；4、 对整体电路原理进行完整功能描述；5、 列出标准的元件清单；设 计 步 骤1、 查阅相关资料，开始撰写设计说明书；2、 先给出总体方案并对工作原理进行大致的说明；3、 依次对各部分分别给出单元电路， 并进行相应的原理、 参数分析计算、 功能以及与 其他部分电路的关系等等说明；4、 列出标准的元件清单；5、 总体电路的绘制及总体电路原理相关说明； 6、列出设计中所涉及的所有参考文献资料。设计说明书字数不得少于 3000 字。参 考 文 献1甘 庆玉,韦鸿.Multisim 10.0 在 电子

3、秒表 实训教学中的 仿真应 用J. 广西轻 工 业,2009,25(8):79-80,108.2张宏富 ,龚一光主编 .数字电子技术实验指导书 MJ. 成都信息工程学院 . 3澄非主编 .电路与数字逻辑设计实践 M. 东南大学出版社 .4唐德洲 .数字电子技术 (修订版 )M. 重庆:重庆大学出版社 ,2002.5汪建立.基于 Multisim 2001 软件 的数显 抢答器 设计 与仿真 J.鄂州大学学 报,2004,11(4):23-26.6郑慰萱 .数字电子技术基础 M. 北京 :高等教育出版社 ,1990.7 王毓银主编 .数字电路逻辑设计 .高等教育出版社 .TTL 数字集成电路产品

4、手册长 州半导体厂 .8周凯.EWB 虚拟电子实验室 :Multisim 7 & Ultiboard 7电子电路设计与应用 M.北京: 电子工业出版社 ,2005.2目录1、总体方案与原理说明 42、秒脉 冲信 号 发 生 器 53、时、分、秒计数器 64、译码显示器 75、校准电路 86、总体电路原理相关说明 97、总体电路原理图 108、元件清单； 119、参考文献 1210、设计心得体会 131、 总体方案与原理说明数字电子钟是用数字集成电路构成并有数字显示特点的一种现代计数器， 传统的机械计时器相比，它具有走时准、显示直观、无机械磨损等，因而广泛应 用于车站、码头、商店等公共场所。图一

5、 数字电子钟整机框图 数字电子钟主要由秒信号发生器、 “时、分、秒 ”计数器、译码显示器、 校时电路等组成。秒信号发生器主要由石英晶体振荡器或 555 振荡器分频后得到 秒、分都是 60进制，故由 60进制计数器构成 ;时为 24进制，即由 24进制计数 器构成 ;显示部分由译码和数码显示构成 ;校时电路由门电路和开关等构成。整机 框图如图 1 所示。石英晶体振荡器产生的信号送到分频器， 分频电路将信号分成 每秒秒一次的方波信号。 秒信号送入计数器进行计数， 满 60 后向分计数器进位， 分计数器满 60 后向小时计数器进位，小时计数器按照 “24翻 1”规律计数，最后 把累积的结果以“时”“

6、分”“秒”的数字显示出来。所有计时结果由 6 位数 码管显示， 计数器的输出分别经译码器送显示器显示。 “秒”的显示由两级计数 器和译码器组成的六十进制计数电路实现；“分”的显示电路与“秒”相同， “时”的显示由两级计数器和译码器组成的二十四进制电路来实现。 计时出现误 差时,可以用校时电路校时、校分。单元电路 1 秒脉冲信号发生器秒脉冲发生器是数字钟的核心部分 ,它的精度和稳定度决定了数字钟的 质量,通常用晶体震荡器发出的脉冲经过整形 ,分频获得 1 HZ 的秒脉冲。但这里使 用的是由 555定时器组成的多谐震荡器 ,通过 CMOS 器件 4024分频产生 1 HZ 的 秒脉冲。 CP端是时

7、钟脉冲的输入端 ,MR 是清零端 ,当为高电平时 ,输出全部为零。 O0O6 是输出端 , O0 是时钟脉冲的 2 分频。每输入一个 CP,O0的状态就翻转一 次。O1时钟脉冲是 O0的2分频,O0每向 01送一个脉冲 , O1就翻转一次。 O2对 CP来说就是 4分频,即 F01=(1/4)Fcp。以此类推由 CC4024可以得到的最大分频 系数是 2的7次方,即对 CP来说是 128分频。右边的电路是用 555定时器构成的 多谐震荡器的电路 ,图中 R端连接高电平 ,CON 端口连接 0. 0 1F的电容,起滤波 作用。将 6 端口和 2 端口连在一起 ,作为输入信号的 V 的输入端 ,就

8、构成施密特电 路形式。将三极管 TD 输出端通过电阻 R1 接到电源 VCC,TD 就构成了基电极开 路门反相器的形式 ;其输出再通过 R2C 积分点路反馈至输入 V1, 就构成了自激多 谐震荡器。产生的震荡频率很高 ,而所需要的频率往往比较小 ,因此就需要用分频 器,把输出频率接到分频器 4024的输入端经过分频 ,得到想要的频率。调节 R1 或 C 可产生脉宽可变的方波输出。3、单元电路 2时、分、秒计数器秒、分计数采用 60进制计数器 ,时采用 24进制计数器。它们都是 8个 BCD 码输出,1个进位输出 ,1个时钟脉冲输入。在设计层次电路时 ,皆可设计为 1个输 入端, 9个输出端。

9、(1)60 进制计数器。电路如图 3 所示。4520的第一组 4 位二进 制构成 10进制,第二组 4位二进制构成 6进制,因为二组都为 16进制,而 4520具 有异步清零的功能 .(2) 24进制计数器。 24进制计数器由 4520和4510组成。当 “时”个位计数器 4510 复零,进位输出端向“时”十位计数输出进位信号 ,当第 24 个脉冲来自“分”时计数器时位脉冲信号 ,到达时“时”个位计数器状态为“0100”, “时”十位计数器状“ 0010即时的个位 ,计数器的输出 QC 和“时”十位计数的 输出端 QB 均为高电平“ 1”。经过与非门、再经过一级反向器 ,送到 4510 和 4

10、520 的清零 CR 端,计数器复位清零。电路如图 4所示。4、单元电路 3译码显示器秒、分为六十进制 ,即显示 00 59,它们的个位为十进制 ,十位为六进制 ,分别 通过对计数器的控制来实现 ,这里使用的是集成电路 74LS192(BCD 码同步双时钟 数器,可逆,带清除端 )。进制可以通过不同的逻辑门来控制。显示部分是采用带译 码驱动器的数码管来显示 (直接可接在计数器的输出端口 ),如果是不带译码驱动 的数码管还要通过一个译码驱动器如 74LS248 来驱动数码管。其器件如图五。译码是把给定的代码进行翻译 ,本设计即是将时、分、秒计数器输出的四位 二进制数代码翻译为相应的十进制数 ,并

11、通过显示器显示 ,通常显示器与译码器是 配套使用的。我们选用的七段译码驱动器 (74LS47)和数码管 (LED) 是共阳接法。 在数字系统中， 经常需要将数字或运算结果显示出来。 因此， 数字显示电路是数 字系统的重要组成部分。 显示译码器主要由译码器和驱动器两部分组成， 通常这 两部分集成在一块芯片中。 显示译码器的输入一般为二 十进制代码， 其输出的 信号可以驱动显示器件，显示出十进制数字来。5、单元电路 4校准电路设计校准电路的层次电路时 , 设计为 6 个输入口、 3 个输出口 , 其内部电路如 图 6 所示。为便于使用 , 将校准开关外接。 为使各电路接线后能顺利工作 , 对各层

12、次块可以先分别测试其功能。 将信号发生器分别接入 60进制和 24进制计数器层 次块,其输出接数码管或示波器看其是否能完成其功能。 对其校准电路 ,只有当整 机电路接好后 ,按校准电路所说工作方式 ,看是否能起到时、 分、秒的校准。当电 子钟接通电源或者计时发现误差时 , 均需要校正时间。标准秒脉冲进入秒计数器 进行六十分频后，得出分脉冲；分脉冲进入分计数器再经六十分频后得出时脉冲； 时脉冲进入时计数器。时、分、秒各计数器经译码显示出来。最大显示值为 23 小时 59分 59秒，再输入一个脉冲后， 显示复位成零。比如，计数器可选 74LS161 芯片、译码器可选 74LS248、显示器可选 L

13、C5011-11。校“时”和校“分”的校 准电路是相同的，今以校“分”为例。6、总体电路原理相关说明采用现成的信号发生器 ,可以将信号频率设置为较高频率 ,以便快速调节。数 码显示器直接采用 16位数码显示管 ,因本例中不会出现大于 9的数码 ,即使初始可 能出现 ,可以通过校时电路快速调节为所需数字。为使各电路接线后能顺利工作,对各层次块可以先分别测试其功能。 将信号发生器分别接入 60进制和 24进制计 数器层次块 ,其输出接数码管或示波器看其是否能完成其功能。对其校准电路,只有当整机电路接好后 ,按校准电路所说工作方式 ,看是否能起到时、 分、秒的校准。 本例中各模块皆能完成其功能 ,接

14、好整机电路后 ,能完成所需功能 ,故本例数字电 子钟满足设计任务。 校时电路工作过程如图 7 所示,正常工作情况下 ,J3断开,J1,J2 闭合 ,秒脉冲进入计数器。 当需要对秒进行校正时 ,闭合和断开 J3,直到需要的数字 为止 ;需要对分校正时 ,J3处于闭合的情况下 ,断开 J2,秒脉冲进入到分计时 ,则分计 数器快速计数 ,直到显示的时间为需要的数字为止 ,再闭合 J2;同理 ,可以对时进行 校正。数字电子钟的设计用时、分、秒计时电路和选择输入 CP 脉冲电路以及保持 电路合成。时、分、秒电路可用十进制计数器 74LS190 和二选一数据选择 74LS157 分别构成 12、60、60

15、 进制计数器。由十进制计数器 74LS190 的功能表可知可由 键 8来控制计数器为加、减计数的输入端 DNUP。键 5来控制计数器输入的 CLK, 又因为电路要有手动控制电路所以要有一个选择电路 ,由键 5 来控制是手动输入 脉冲还是自动脉冲。这样便可实现所有的功能要求。7、总体电路原理图108、元件清单名称规格数量硬导线、电源、电阻、电容若干电压表XFG11开关（ J1、 J2、J3）3555 定时器174LS248174LS90674LS04274LS48674LS0827449674LS11274LS02474LS250若干11参考文献1 甘庆玉,韦鸿 .Multisim 10.0 在

16、电子秒表实训教学中的仿真应用 J.广西轻工 业,2009,25(8):79-80,108.2 张宏富,龚一光主编 .数字电子技术实验指导书 MJ.成都信息工程学院 .3 澄非主编 .电路与数字逻辑设计实践 M. 东南大学出版社 .4 唐德洲.数字电子技术 (修订版)M. 重庆:重庆大学出版社 ,2002.5 汪建立 .基于 Multisim 2001 软件的数显抢答器设计与仿真 J.鄂州大学学 报,2004,11(4):23-26.6 郑慰萱.数字电子技术基础 M. 北京:高等教育出版社 ,1990.7 王毓银主编 .数字电路逻辑设计 .高等教育出版社 .TTL 数字集成电路产品手 册长州半导体厂 .8 周凯.EWB 虚拟电子实验室 :Multisim 7 & Ultiboard 7 电子电路设计与应用 M. 北京 :电子工业出版社 ,2005.12设计心得体会通过这次课程设计，让我受益匪浅，不仅加深了对数字电子钟的了解。在设 计的过程中， 学到了许多宝贵的经验。 使我懂得了理论联系实际的重要性， 使我 懂得了理论脱离实际是毫无意义的， 深刻体会到课本知识的重要性， 并让我学会