第3章时序逻辑电路

1、第第 3 章章 时序逻辑电路时序逻辑电路 现态：现态：触发器接收输入信号之前的状态。触发器接收输入信号之前的状态。 n Q 次态：次态： 触发器接收输入信号之后的状态。触发器接收输入信号之后的状态。 1 n Q 逻辑状态相反逻辑状态相反 触发器的状态：触发器的状态： Q = 1 1 Q = 0 0 Q = 1 1 Q = 0 0 Q 端的状态为端的状态为 触发器的状态。触发器的状态。 Q Q R S & 12 & 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 1 11 1 0 10 1 1 01 0 0 00 0 QnQn+1 SR 0 0 1 1 Qn Q Q R S &

2、12 & 1 11 1 保持原态保持原态 0 0 0 0 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 1 11 1 0 10 1 1 01 0 0 00 0 QnQn+1 SR Qn 0 0 Q Q R S & 12 & 1 01 0 置置 0 0 0 10 1 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 1 11 1 0 10 1 1 01 0 0 00 0 QnQn+1 SR Qn 0 0 1 1 Q Q R S & 12 & 0 10 1 置置 1 1 1 01 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0

3、 0 1 1 1 11 1 0 10 1 1 01 0 0 00 0 QnQn+1 SR Qn 0 0 1 1 不定不定 Q Q R S & 12 & 0 00 0 不定不定 1 11 1 触发器的触发器的不定状态不定状态有两种含义：有两种含义： 1 1）Q= = Q =1=1时，触发器既不是时，触发器既不是0 0状态，也不是状态，也不是1 1状态；状态； 2 2）R、S 同时从同时从0 0回到回到1 1时，触发器的新状态不能预先确定。时，触发器的新状态不能预先确定。 R S Qn+1 0 00 0 不定不定 0 1 00 1 0 1 0 11 0 1 1 11 1 Qn R 和和 S 端部各

4、加一个端部各加一个 小圆圈，表示输入小圆圈，表示输入 信号为低电平有效。信号为低电平有效。 QQ RS 特性表：表示触发器的现态Qn、输入信号和次态Qn+1之 间转换关系的表格。 R S Qn+1 0 0 0 0 Qn 0 1 10 1 1 1 0 01 0 0 1 1 1 1 不定不定 R 和和 S 端部不加一个小端部不加一个小 圆圈，表示输入信号为圆圈，表示输入信号为 高电平有效。高电平有效。 QQ SR RS Q Q 1 1 2 1 指挥各触发器动作的信号。指挥各触发器动作的信号。 QQ RDSD S R CP SR 1 & & 2 3 4 触发器的工作状态不仅受输入端触发器的工作状态不

5、仅受输入端 (R、S)控制，而控制，而 且还受且还受时钟脉冲时钟脉冲(CP) 的控制。的控制。 CP (Clock Pulse):等周等周 期、等幅的脉冲串。期、等幅的脉冲串。 (1) CP = 0 时时 导引门导引门 3、4 被封锁。被封锁。 触发器保持原态：触发器保持原态： Qn+1 = Qn (2) CP = 1 1 时时 导引门导引门 3、4 打开，打开， 接收接收 R、S 的信号。的信号。 电平触发方式电平触发方式 CP 1 1 接受信号，并立即输出相应信号：高电平触发接受信号，并立即输出相应信号：高电平触发 高电平触发高电平触发 SD QQ 1S C1 1R RDSRCP 低电平触

6、发低电平触发 SD QQ 1S C1 1R RDSRCP CP 0 0 接受信号，并立即输出相应信号：低电平触发接受信号，并立即输出相应信号：低电平触发 CPRSQnQn+1 功功 能能 0 Qn Qn+1= Qn 保持保持 1 0 0 00 Qn+1= Qn 保持保持 1 0 0 11 1 0 1 01 Qn+1= 1 置置1 1 0 1 11 1 1 0 00 Qn+1= 0 置置0 1 1 0 10 1 1 1 0 不定不定 1 1 1 1 例例1 已知高电平触发已知高电平触发 RS 触发器，触发器，R 和和 S 端的输入端的输入 波形如图所示，而且已知触发器原为波形如图所示，而且已知触

7、发器原为 0 0 态态，求输出端，求输出端 Q 的波形。的波形。 R S CP 1234 Q 多次翻转多次翻转 解解 维持阻塞型维持阻塞型 & & D SR AB 置置0 0维持线维持线 置置1 1维持线维持线 置置0 0阻塞线阻塞线 置置1 1阻塞线阻塞线 & & SD RD QQ 1 2 3 4 5 6 & CP 特点：特点： 在在 CP = 1 和和 CP = 0期间，即期间，即 使输入信号变化，使输入信号变化， 输出状态不会改输出状态不会改 变变，只有只有CP由由0 改变为改变为1(脉冲上脉冲上 升沿升沿)，输出状态，输出状态 才会改变才会改变，并且并且 输出状态由输入输出状态由输入

8、信号决定。信号决定。 0 0 1 1 DQn+1 0 0 1 1 CP QQ RDSD 1D C1 DCP RDSD 1D C1 DCP QQ 在跳变沿触发。在跳变沿触发。 (a) 上升沿触发上升沿触发(b)(b)下降沿触发下降沿触发 例例2 已知上升沿触发已知上升沿触发 D 触发器触发器 D 端的输入信号波形，端的输入信号波形， 而且而且 触原为触原为 0 0 态，求输出端态，求输出端 Q 的波形。的波形。 1 2 3 4 Q CP D D 的变化对的变化对 Q 无影响无影响 解解 J KQn+1 0 00 0 0 10 1 1 01 0 1 11 1 Qn 0 0 1 1 Qn 触发方式触

9、发方式 边沿触发边沿触发 主从触发主从触发 边沿触发边沿触发 J K 1 2 3 4 5 6 7 CP 例例3 设下降沿触发的设下降沿触发的JK触发器时钟脉冲和触发器时钟脉冲和J、K信号的波形信号的波形 如图所示试画出输出端如图所示试画出输出端Q的波形。设触发器的初始状态为的波形。设触发器的初始状态为0。 Q 在CP的下降沿更新状态，次态由CP下降沿到来之前 的J、K输入信号决定。 Qn+1 Qn S RQnQn+1 00 0 0 0 1 0 1 01 0 1 0 1 0 0 10 1 0 0 1 1 1 1 1 1 1 0 1 化简可写出Qn+1的表达式 约束条件，表示不允许 将R、S同时取

10、为1 S RQnQn+1 00 0 0 0 1 0 1 01 0 1 0 1 0 0 10 1 0 0 1 1 1 1 1 1 1 0 1 nnnnnn QSRSRQQRSQRSQRSQ 1 图4-16 RS触发器的状态转换图 状态转换图：表示触发器状态转换的图形。它是触发器 从一个状态变化到另一个状态或保持原状不变时，对输入信 号（R、S）提出的要求。 两个圆圈表 示状态0和1 箭头表示状 态转换的方 向 在箭头旁边用文字 或符号表示实现转 换所必备的条件 Qn+1=D 0 0 1 1 DQn+1 0 0 1 1 Q n+1=JQn + KQ n 具有保持和翻转功能。 T Qn+1 0 0

11、1 1 Qn Qn JK触发器接成触发器接成T触发器触发器 令令JK触发器的触发器的JKT，就可实现，就可实现T触发器。触发器。 Qn Qn+1 0 0 1 1 1 0 T触发器具有触发器具有翻翻 转转功能功能 1T C1 TCP QQ 逻辑符号逻辑符号 不同逻辑功能的触发器可相互转换，但是逻辑功能不同逻辑功能的触发器可相互转换，但是逻辑功能 改变改变,触发方式不变。触发方式不变。 T CP QQ 1K1J C1 1CP QQ 1K1J C1 T =1 CP 1D C1 QQ CP 1D C1 QQ CP X 1J C1 1K 1J C1 1K =1 Q1 “1” Q2 Y & Q2 Q1 F

12、F1 FF2 3.3.1 时序电路的分类时序电路的分类 3.3.1 时序电路的基本分析方法时序电路的基本分析方法 时序电路时序电路 输出方程输出方程 状态表状态表 状态图状态图 时序图时序图 特性方程特性方程 计算计算 分析步骤：分析步骤： 驱动方程驱动方程 驱动方程驱动方程：每个触发器的：每个触发器的输入信号输入信号的逻辑函数表达式。的逻辑函数表达式。 状态方程状态方程 状态方程状态方程：将各触发器的：将各触发器的驱动方程代入特性方程驱动方程代入特性方程后得到的逻辑函数表达式。后得到的逻辑函数表达式。 例例1 1 分析如图所示的时序逻辑电路的逻辑功能。分析如图所示的时序逻辑电路的逻辑功能。

13、Q0 DD =1 =1 & & 1 C1C1 Q1 Q1 Q0 A CP & Y FF0 FF1 解：此为同步时序电路，电路的输出方程为解：此为同步时序电路，电路的输出方程为 nnnnnnnn QQAQQAQQAQQAY 10101010 驱动方程为驱动方程为 nnn QQADQD 10100 , 将驱动方程代入将驱动方程代入D D触发器的特性方程，得电路的状态方程为触发器的特性方程，得电路的状态方程为 nn nnn QDQ QQADQ 00 1 0 101 1 1 A=1 Y=0 A=0 Y=0 A=0 Y=0 A=1 Y=0 A=0 Y=0 A=1 Y=0 A=1 Y=1 A=0 Y=1

14、输输 入入现现 态态次次 态态输输 出出 A Y n Q1 n Q0 1 1 n Q 1 0 n Q nn nnn QDQ QQADQ 00 1 0 101 1 1 nnnn QQAQQAY 1010 由状态表，可画出电路状态转换图由状态表，可画出电路状态转换图 0001 1011 由状态转换图可看出：由状态转换图可看出： 当当A=0A=0时，在时钟信号连续作用下，时，在时钟信号连续作用下，Q Q1 1Q Q0 0的的 数值从数值从0000递增到递增到1111，为加法计数器；，为加法计数器； 当当A=1A=1时，在时钟信号连续作用下，时，在时钟信号连续作用下，Q Q1 1Q Q0 0的的 数值

15、从数值从1111递减到递减到0000，为减法计数器；，为减法计数器； 因此，电路可以作为可控计数器。因此，电路可以作为可控计数器。 010 100 000 001 010 011 100 101 110 111 110 001 111 000 010 100 根据状态方程，可列出状态表如下根据状态方程，可列出状态表如下 (1)(1)输出方程输出方程 (2)(2)驱动方程驱动方程 (3)(3)状态方程状态方程 Q3Q2Q1 Y CP 1J1J 1K1K 1J1J 1K1K 1J1J 1K1K & &1 & & Q3Q2 Q1 C1C1C1C1 C1C1 解：解： 例例2 2 分析如图所示的时序逻

16、辑电路的逻辑功能。分析如图所示的时序逻辑电路的逻辑功能。 nnQ QY 23 1 1231 KQQJ nn nnn QQKQJ 13212 nnn QKQQJ 23123 nnnnnn QQQQKQJQ 1231111 1 1 nnnnnnnn QQQQQQKQJQ 123122222 1 2 nnnnnnnn QQQQQQKQJQ 231233333 1 3 (4) (4) 状态转换表状态转换表 (5)(5)状态转换图状态转换图 nnnn QQQQ 123 1 1 nnnnnn QQQQQQ 12312 1 2 nnnnnn QQQQQQ 23123 1 3 nnQ QY 23 (6)(6)

17、时序图时序图 CP t Q3 t Y t Q2 t 1 2 3 4 5 6 71 2 3 4 5 6 7 Q1 t 1 1 1 1 0 0 0 0 0 0 0 0 (7) (7) 分析电路的功能分析电路的功能 随随CP的输入，电路循环输出七个稳定状态，该电的输入，电路循环输出七个稳定状态，该电 路是一个能够路是一个能够自启动的同步七进制加法计数器自启动的同步七进制加法计数器。 1D C1 0 Q 0 Q 1D C1 1D C1 1 Q 1 Q & FF1 FF0 FF2 CP & 2 Q 2 Q 例例3 3 分析如图所示的时序逻辑电路的逻辑功能。分析如图所示的时序逻辑电路的逻辑功能。 解：此为

18、异步时序电路解：此为异步时序电路 电路的时钟方程为电路的时钟方程为 CPCPCP 20 n QCP 01 电路的驱动方程为电路的驱动方程为 nn QQD 020 n QD 11 nnQ QD 012 nnn QQQ 02 1 0 (CP 有效有效) nn QQ 1 1 1 (Q0 有效有效) nnn QQQ 01 1 2 (CP 有效有效) 电路的状态方程为电路的状态方程为 现态现态次态次态输出输出 Q2nQ1nQ0nQ2n+1Q1n+1Q0n+1时钟条件时钟条件 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 CP2 CP0 CP2 CP0 C

19、P2 CP0 CP2 CP0 CP2 CP0 CP2 CP0 CP2 CP0 CP2 CP0 1 0 1 0 0 0 0 0 0 1 1 0 0 1 1 0 0 0 0 1 0 0 0 1 CP1 CP1 CP1 CP1 该电路是一个能自启动的异步五进制加法计数器。该电路是一个能自启动的异步五进制加法计数器。 nnn QQQ 02 1 0 nn QQ 1 1 1 nnn QQQ 01 1 2 1 2 3 4 5 CP Q0 Q0 Q1 Q2 寄存器寄存器: :是数字系统中用来是数字系统中用来存储代码或数据存储代码或数据的逻辑部件。的逻辑部件。 它的主要组成部分是触发器。它的主要组成部分是触发器

20、。 一个触发器能存储一个触发器能存储1 1位二进制代码，存储位二进制代码，存储 n 位二进位二进 制代码的寄存器需要用制代码的寄存器需要用 n 个触发器组成。个触发器组成。 寄存器实际上是若干触发器的集合寄存器实际上是若干触发器的集合。 寄存器寄存器 数码寄存器：只有数码寄存器：只有存储存储数码的功能数码的功能 移位寄存器：具有移位寄存器：具有存储存储数码和数码和移位移位的功能的功能 一、寄存器一、寄存器 0123 1 0 1 1 1 2 1 3 DDDDQQQQ nnnn CP 1D C1 Q0Q0 D0 1D C1 Q1Q1 D1 1D C1 Q2Q2 D2 1D C1 Q3Q3 D3 F

21、F0FF1 FF2 FF3 74LS17574LS175四位数据寄存器四位数据寄存器 n+1n+1n+1 n+1 逻辑功能示意图逻辑功能示意图 D0D1D2D3RD Q0Q0Q1Q1Q2Q2Q3Q3 CP 74LS151 按移位方向的不同按移位方向的不同 右移位寄存器右移位寄存器 左移位寄存器左移位寄存器 双向移位寄存器双向移位寄存器 数码数码 取出端取出端 数码存入端数码存入端 移位移位 1 10 01 11 1 0 0 0 00 0 0 0 1 1 0 0 0 0 0 00 0 1 1 0 0 0 01 1 0 0 1 1 0 0 1 1 1 1 0 0 1 1 CP Q4 Q3 Q2 Q

22、1 D4 1D C1 RD RD 1D C1 1D C1 1D C1 RD RD D3D2D1 清零清零 Q4 CP1 2 3 4 5 6 7 8 Q3 Q2 Q1 D 移位寄存器的波形图：移位寄存器的波形图： 右移串右移串 行输入行输入 左移串左移串 行输入行输入 并行输入并行输入 工作方式工作方式 控制控制 并行输出并行输出 双向移位寄存器双向移位寄存器74LS194 逻辑功能示意图逻辑功能示意图 D0D1D2D3DIRDILGNDRD VCCQ0Q1Q2Q3S1S0 CP 16151413 1211109 13456782 Q0Q1Q2Q3CP S1 S0 74LS194 RD D0D1

23、D2D3DIRDIL 74LS194 74LS194 74LS19474LS194功能表功能表 n+1n+1n+1n+1 nnn n nnn n n n 例例1 1 由由74LS19474LS194构成的环形计数器。构成的环形计数器。 CP 1RD Q0Q1Q2Q3 D0D1D2D3 S1 S0 CP 74LS194 Q0Q1Q2Q3 1 0 1 DIRDIL 解：首先，先在解：首先，先在S S1 1端加入一个正脉冲，即端加入一个正脉冲，即S S1 1 =1 =1，使电路处在，使电路处在置数状态置数状态 Q0 Q1 Q2 Q3 =1000=1000 然后，撤消然后，撤消S S1 1端的正脉冲，

24、即使端的正脉冲，即使S S1 1 =0 =0，电路处在，电路处在右移工作状态右移工作状态 在时钟脉冲在时钟脉冲CPCP的不断作用下，电路输出状态的变化如下的不断作用下，电路输出状态的变化如下 1000100001000100 0010001000010001 此为此为四进制四进制计数器。计数器。计数器的状态数等于移位寄存器的位数计数器的状态数等于移位寄存器的位数。 例例2 2 由由74LS19474LS194构成的构成的扭环形计数器扭环形计数器。 解：由图知解：由图知S S1 1 =0 =0， S S0 0 =1 =1，电路处在，电路处在右移工作状态右移工作状态 在时钟脉冲在时钟脉冲CPCP的

25、不断作用下，电路输出状态的变化如下的不断作用下，电路输出状态的变化如下 0000000010001000 1100110011101110 此为八进制计数器。此为八进制计数器。扭环形计数器扭环形计数器的状态数等于的状态数等于环形计数器环形计数器的的 状态数的状态数的2 2倍倍。 CP 0 RD Q0Q1Q2Q3 D0D1D2D3 S1 S0 CP 74LS194 1 DIRDIL 1 首先利用首先利用R RD D，将电路清零，即，将电路清零，即 Q0 Q1 Q2 Q3 =0000=0000 11111111011101110011001100010001 CP 0 RD Q0Q1Q2Q3 D0

26、D1D2D3 S1 S0 CP 74LS194 1 DIRDIL & 由由74LS194 组成的七进制扭环形计数器组成的七进制扭环形计数器 CP 0 RD Q0Q1Q2Q3 D0D1D2D3 S1 S0 CP 74LS194 1 DIRDIL 1 由由74LS194 组成的六进制扭环形计数器组成的六进制扭环形计数器 二、锁存器二、锁存器 锁存器又称锁存器又称自锁电路自锁电路，与数码寄存器类似也是暂时，与数码寄存器类似也是暂时 存储数据存储数据的部件。的部件。 与寄存器的不同之处：与寄存器的不同之处： 寄存器：在没有存储控制指令时，寄存器：在没有存储控制指令时，寄存器的状态不随输寄存器的状态不随

27、输 入端的改变而改变，数据输出保持不变入端的改变而改变，数据输出保持不变。 锁存器：在没有锁存控制指令时，锁存器：在没有锁存控制指令时，数据输出随输入端的数据输出随输入端的 改变而改变。改变而改变。 锁存器锁存器74LS11674LS116 送数控制端送数控制端送数控制端送数控制端 （2 2）按数字的增减趋势按数字的增减趋势 （1 1）按计数进制按计数进制 （3 3）按触发器是否由按触发器是否由 同一计数脉冲控制同一计数脉冲控制 计数器主要用于对时钟脉冲计数，分频、定计数器主要用于对时钟脉冲计数，分频、定 时的时序电路时的时序电路 二进制二进制计数器计数器 二二- -十进制十进制计数器计数器

28、进制进制计数器计数器 加法加法计数器计数器 减法减法计数器计数器 可逆可逆计数器。计数器。 同步同步计数器计数器 异步异步计数器计数器 CP Q3 Q2 Q1Q3 Q2 Q1 0 1 2 3 4 5 6 7 8 0 0 00 0 0 0 0 10 0 1 0 1 00 1 0 0 1 10 1 1 1 0 0 1 0 0 1 0 11 0 1 1 1 01 1 0 1 1 11 1 1 0 0 00 0 0 1 1 1 1 1 1 1 1 01 1 0 1 0 1 1 0 1 1 0 1 0 0 0 0 1 1 0 1 1 0 1 0 0 1 0 0 0 10 0 1 0 0 00 0 0 1

29、 1 1 1 1 1 每来一个每来一个CP的下降沿时，的下降沿时，Q1翻转一次；翻转一次； 每当每当Q1由由1 1变变0 0， Q2翻转一次；翻转一次； 每当每当Q2由由1 1变变0 0， Q3翻转一次；翻转一次； 异步二进制计数器设计方法异步二进制计数器设计方法 1 1）首先要将触发器连接成计数状态，即每一级触发器均）首先要将触发器连接成计数状态，即每一级触发器均 组成组成T触发器。对于触发器。对于JK触发器触发器J=K=1, D触发器触发器D=Qn 2 2）最低位触发器每来一个时钟脉冲翻转一次；）最低位触发器每来一个时钟脉冲翻转一次； CPi = Qi - - 1CPi = Qi - -

30、1减法计数减法计数 CPi = Qi - - 1CPi = Qi - - 1 加法计数加法计数 下降沿触发式下降沿触发式 上升沿触发式上升沿触发式 计数触发器的触发信号接法计数触发器的触发信号接法 计数规律计数规律 3 3）低位由）低位由1010时，向高位产生进位，高位翻转。对下降时，向高位产生进位，高位翻转。对下降 沿触发器，高位的沿触发器，高位的CPCP端应与其邻近低位的输出端应与其邻近低位的输出Q Q端相连。端相连。 异步：触发器的时钟脉冲不同异步：触发器的时钟脉冲不同 由由JK触发器构成的三位异步二进制计数器触发器构成的三位异步二进制计数器 Q1 Q2 Q3 1 4 7 8 CP 四分

31、频四分频 八分频八分频 二分频二分频 由由D触发器构成的三位异步二进制计数器触发器构成的三位异步二进制计数器 例例1、设计三位二进制计数器、设计三位二进制计数器（八进制计数器） 。 解：解：方法一：方法一：状态表观察法状态表观察法 1 1）写出状态表）写出状态表 分析状态表可见：分析状态表可见： ：每来一个：每来一个CP，状态翻转一次。所以选状态翻转一次。所以选J1 1=K1=1。 1 1 n Q ：当：当 =11时时, ,来一个来一个CP，状态翻转一次。所以选状态翻转一次。所以选 J3=K3= 1 3 n Q nnQ Q 12 nnQ Q 12 ：当：当 =1=1时时, ,来一个来一个CP,

32、 ,状态翻转一次。所以选状态翻转一次。所以选J2=K2= 1 2 n Q n Q 1 n Q 1 进位（输出方程）进位（输出方程） nnn QQQY 123 2 2）画出逻辑电路图）画出逻辑电路图 1 1 1 1 1 1 FFT1FFT2FFT3 Q1 Q2Q3 C1C1C1 解：解：1 1）写出状态表）写出状态表 2 2）由状态表写出状态方程）由状态表写出状态方程 nnnnnnnnnnnnn QQQQQQQQQQQQQ 123123123123 1 2 nnnnnnnnnnnnn QQQQQQQQQQQQQ 123123123123 1 3 nnnnnnnnnnnnn QQQQQQQQQQQ

33、QQ 123123123123 1 1 方法二：状态方程法方法二：状态方程法 nnnnnnnnnnnnnnnnn QQQQQQQQQQQQQQQQQ 1212123123123123 1 2 nnnnnnnnnnnnnnnnnnn QQQQQQQQQQQQQQQQQQQ 123123123123123123 1 3 nnnnnnnnnnnnnn QQQQQQQQQQQQQQ 1123123123123 1 1 4 4）触发器选择：三位二进制，需）触发器选择：三位二进制，需3 3个触发器，选用个触发器，选用JK触发器触发器 nnnnn QQQQQ 1212 1 2 nnnnnnn QQQQQQQ

34、 123123 1 3 nn QQ 1 1 1 nnn QKQJQ 1 JK触发器的特性方程为触发器的特性方程为 比较方程可得比较方程可得 nnQ QJ 123 nnQ QK 123 n QJ 12 n QK 12 1 1 J1 1 K 3 3）化简状态方程）化简状态方程 5 5）图见前面方法一。）图见前面方法一。 思考：二进制同步减法计数器设计？思考：二进制同步减法计数器设计？ nnQ QKJ 1233 n QKJ 122 1 11 KJ 74LS161功能表功能表 输 入输 出 工作 状态 ET EP CP D0 D1 D2 D3CO 0 1 0 d0 d1 d2 d3 1 1 1 1 1

35、 1 0 1 1 0 0 0 0 0 d0 d1 d2 d3 同步十六进制计数同步十六进制计数 0 ETQ3Q2Q1Q0 ETQ3Q2Q1Q0 0 0 清零 预置数 计数 保 持 保 持 D RLD 四、同步四位二进制计数器四、同步四位二进制计数器7 74LS161 1 0 n Q 1 1 n Q 1 2 n Q 1 3 n Q n Q0 n Q1 n Q2 n Q3 n Q0 n Q1 n Q2 n Q3 ET EP CP RD LD D0D1 D2D3 Q0Q1Q2Q3 CO 74LS161 在时钟脉冲在时钟脉冲CPCP的不断作用下，电路输出状态的变化如下的不断作用下，电路输出状态的变化如

36、下 计数功能：计数功能：RD=LD=1，ET=EP=1 0000000000010001 001000100011001101000100010101010110011001110111 1111111111101110 110111011100110010111011101010101001100110001000 十六进制（或称十六进制（或称4 4位二进制）加法计数器。位二进制）加法计数器。 五、同步十进制计数器五、同步十进制计数器7 74LS160 输 入输 出 工作 状态 ET EP CP D0 D1 D2 D3CO 0 1 0 d0 d1 d2 d3 1 1 1 1 1 1 0 1

37、1 0 0 0 0 0 d0 d1 d2 d3 同步十进制计数同步十进制计数 0 ETQ3Q0 ETQ3Q0 0 0 清零 预置数 计数 保 持 保 持 D RLD 1 0 n Q 1 1 n Q 1 2 n Q 1 3 n Q n Q0 n Q1 n Q2 n Q3 n Q0 n Q1 n Q2 n Q3 引脚排列图和逻辑功能示意图与引脚排列图和逻辑功能示意图与74LS16174LS161完全相同。完全相同。 例例1 用一片用一片74LS161实现十六进制计数器，其实现十六进制计数器，其 输入端应如输入端应如 何接？何接？ ET EP CP RD LD D0D1 D2D3 Q0Q1Q2Q3

38、CO 74LS161 1 1 CP 举例：如何用举例：如何用74LS161和和74LS160实现不同进制计数器实现不同进制计数器 例例2. 试用试用74LS161构成一个十二进制计数器。构成一个十二进制计数器。 解：解：方法一，置零法：方法一，置零法：即利用异步置零端即利用异步置零端CR将计数器复位。将计数器复位。 第一步：写出第一步：写出N=12=12的二进制代码的二进制代码 S12=1100=1100 第二步：求异步置零端（低电平有效）的逻辑表达式第二步：求异步置零端（低电平有效）的逻辑表达式 第三步：画图。第三步：画图。 注：由于注：由于RD是异是异 步清零端，故步清零端，故 S12=1

39、100存在时存在时 间极短，间极短，稳定的稳定的 循环状态中不包循环状态中不包 括括1100。 稳定状态为：稳定状态为： 00001011 nn D QQR 23 1 1 & ET EP CP RD LD D0D1 D2D3 Q0Q1Q2Q3 CO 74LS161 CP 方法二，置数法：方法二，置数法：即利用同步置数端即利用同步置数端LDLD将计数器复位。将计数器复位。 第一步：写出第一步：写出N-1=11=11的二进制代码的二进制代码 S11=1011=1011 第二步：求同步置数端（低电平有效）的逻辑表达式第二步：求同步置数端（低电平有效）的逻辑表达式 第三步：画图。第三步：画图。 注：与

40、异步注：与异步 置数法不同置数法不同 nnn QQQLD 013 1 ET EP CP RD D0D1D2D3 Q0Q1Q2Q3 1CO & 74LS161LD 思考题：如何利用一片思考题：如何利用一片74LS160构成一个六进制计数器构成一个六进制计数器。 例例3 试用两片试用两片74LS160构成百进制计数器。构成百进制计数器。 解：连接线路解：连接线路( (同步同步) ) 1 1 1 CP （1） （2） Y 特点：特点： 1 1）两片的）两片的EPET1 1，两片都处于计数状态。，两片都处于计数状态。 2 2）进制）进制 M： 高位的高位的C C 端是此计数器的进位输出端，端是此计数器

41、的进位输出端，进位信号为进位信号为Y=1=1。 高位、低位各自能输出高位、低位各自能输出1010个稳定状态：个稳定状态：M = 1010 = 100 00 高位片高位片(2) 低位片低位片(1) CP状态数状态数 00 0 0 00 0 0 01 10 0 0 00 0 0 12 20 0 0 00 0 1 03 30 0 0 00 0 1 14 40 0 0 00 1 0 05 50 0 0 00 1 0 16 60 0 0 00 1 1 07 70 0 0 00 1 1 18 80 0 0 01 0 0 09 90 0 0 01 0 0 110 100 0 0 10 0 0 011 110 0 0 10 0 0 112 . 991 0 0 11 0 0 1100 1000 0 0 00 0 0 01 1 3 n Q 1 2 n Q 1 1 n Q 1 0 n Q 1 3 n Q 1 2 n Q 1 1 n Q 1 0 n Q 3) 3)