北航胡晓光数字电路课件之 PPTppt5

1、5-1 导论导论 5-3 同步时序数字电路的设计同步时序数字电路的设计 5-2 时序电路分析时序电路分析 5-4 常用时序逻辑器件常用时序逻辑器件 n记忆元件记忆元件 过去的输入过去的输入(历史状态历史状态) 时序逻辑电路与组合逻辑电路的区别时序逻辑电路与组合逻辑电路的区别 5-1 导论导论 【例】【例】 输出方程：输出方程：Y=XQn 驱动（激励）方程：驱动（激励）方程： D=XQn+XQn=X Qn 状态（特征）方程：状态（特征）方程： Qn+1=D=XQn+XQn=X Qn 1 X CP Y D Q Q & & & 1 1、同步电路分析、同步电路分析 分析下面电路的逻辑功能分析下面电路的

2、逻辑功能 输出方程：输出方程： 驱动方程：驱动方程：D=X Qn 状态表状态表 0 1 1 1 1 1 0 0 0 0 0 0 1 1 1 0 1 1 1 0 Qn+1 ZQn X D Z=XQn 状态方程：状态方程：Qn+1=D=X Qn 状态转换图状态转换图 X/Z 功能：功能：X=0, 保持保持 X=1, 计数计数 010/1 1/1 0/1 1/0 【例【例1】 Q D CP Z X . . =1 & CP 【例【例2】分析下面电路的逻辑功能 分析下面电路的逻辑功能 D2Q1n D1Q0n D0Q2n 000001 110111 011 100 假设初始状假设初始状 态态: “0 0

3、0” Q2Q1Q0 Q CP D Q CP D Q CP D CP Q2Q1Q0 QQQ . . . 010101 有效有效 循环循环 无效循环无效循环 状态表状态表 Q2nQ1nQ0nQ2n+1Q1n+1Q0n+1 0 0 00 0 1 0 0 10 1 1 0 1 11 1 1 1 1 11 1 0 1 1 01 0 0 1 0 00 0 0 Q2Q1Q0 0 0 0 0 0 1 0 1 1 1 1 1 1 1 0 1 0 0 时序图时序图 000 001 011 111 110 100 000 CP Q0 Q1 Q2 电路功能：不能自启动的六进制计数器电路功能：不能自启动的六进制计数器

4、【例【例3】 分析下面电路的逻辑功能分析下面电路的逻辑功能 D2=Q1n D1=Q0n D0=Q0nQ1nQ2n=(Q0n+Q1n)Q2n Q D Q Q D Q D CP Q2Q1Q0 QQ . . . . & & CPCPCPCPCP 状态图状态图 000001 101110111 010011 100 Q2Q1Q0 整理后的状态图整理后的状态图 能自启动的六进制计数器能自启动的六进制计数器 000001 110111101 011 010100 D2=Q1n D1=Q0n D0=Q0nQ1nQ2n =(Q0n+Q1n)Q2n 【例【例4】 分析下面电路的逻辑功能分析下面电路的逻辑功能 Y

5、=AQ1nQ2nAQ1nQ2n=AQ1nQ2n+AQ1nQ2n Q2n+1=D2=A Q1n Q2n Q1n+1=D1=Q1n D1 Q1 Q1 CP D2 Q2 Q2 CP =1 =1 A CP Y . . . . . & 1 & & 状态表状态表 10/000/1 1 1 01/011/0 1 0 00/010/0 0 1 11/101/0 0 0 10 A Q2nQ1n 01 0/0 10 0/0 11 0/0 00 0/1 1/1 1/0 1/0 1/0 逻辑功能：可逆四进制计数器逻辑功能：可逆四进制计数器 Q2n+1Q1n+1/Y Y=AQ1nQ2nAQ1nQ2n =AQ1nQ2n+

6、AQ1nQ2n Q2n+1=D2=A Q1n Q2n Q1n+1=D1=Q1n 状态图状态图 Q2nQ1n A/Y 【例【例1】 分析下面异步时序电路的逻辑功能。分析下面异步时序电路的逻辑功能。 时钟方程时钟方程: CP0 = CP2= CP CP1=Q0 J0 K0 Q0 Q0 J0 K0 Q0 J1 K1 Q1 Q1 J2 K2 Q2 Q2 . . CP 驱动方程：驱动方程： J0=Q2n J1=Q0n J2=Q1nQ0n K0=1 K1=1 K2=1 状态方程：状态方程： Q1n+1=Q1nQ0n Q2n+1=Q2nQn1Q0n Q0n+1=Q2nQ0n （CP ） （CP ） （Q0

7、） 状态转换表状态转换表 0 0 010 0 0 101 0 0 0 1 0110 0 1 1001 1 0 0 0 00 1 0 1010 1 1 0 1 1 1 010 000 状态转换图状态转换图 000001010 011100 101 110 111 Q1n+1=Q1nQ0n Q2n+1=Q2nQn1Q0n Q0n+1=Q2nQ0n （CP ） （CP ） （Q0 ） 电路为异步五进制加法计数器电路为异步五进制加法计数器 5-3 同步时序数字电路的设计同步时序数字电路的设计 设计步骤：设计步骤： n根据设计要求建立状态转换图或原始状态图。根据设计要求建立状态转换图或原始状态图。 n进

8、行状态化简。进行状态化简。 n画电路图。画电路图。 n进行状态分配。进行状态分配。 n写出驱动方程和输出方程。写出驱动方程和输出方程。 n若是计数器，检查电路能否自启动。若是计数器，检查电路能否自启动。 同步计数器，异步计数器同步计数器，异步计数器 【例【例1】设计一个同步六进制计数器。 设计一个同步六进制计数器。 1、状态图、状态图 S0S1S2 S3S4 S5 2、状态分配、状态分配(状态编码状态编码) 000001010 011100 101 加法计数器加法计数器 自然态序编码自然态序编码 101100011 010001 000 减法计数器减法计数器 111100000 110001

9、010 注意：注意：状态分配方式不同，所设计的电路结构也不同。状态分配方式不同，所设计的电路结构也不同。 Q2Q1Q0 CP Q2nQ1nQ0nQ2n+1Q1n+1Q0n+1 10 0 00 0 1 20 0 10 1 0 30 1 00 1 1 40 1 11 0 0 51 0 01 0 1 61 0 10 0 0 求驱动方程求驱动方程 Q2n Q1n Q0n 00 01 11 10 0 1 选用选用D触发器触发器 1 1 Q2n+1=Q1nQ0n+Q2nQ0n 11 Q2n Q1n Q0n 00 01 11 10 0 1 =D2 Q1n+1=Q1nQ0n+Q2nQ1nQ0n=D1 1 11

10、 Q2n Q1n Q0n 00 01 11 10 0 1 Q0n+1=Q0n=D0 Q1n+1=Q1nQ0n+Q2nQ1nQ0nD1= D0=Q0n+1=Q0n Q2n+1=Q1nQ0n+Q2nQ0nD2= D2 CP Q2Q2 RD RD CP D1 CP Q1Q1 RD D0 CP Q0Q0 RD . . . . . & 1 1 . & 1 1 Q2Q1Q0 110111 100 000001010 011100 101 110 111可以自启动可以自启动 Q1n+1=Q1nQ0n+Q2nQ1nQ0nD1= D0=Q0n+1=Q0n Q2n+1=Q1nQ0n+Q2nQ0nD2= 选用选用J

11、K触发器触发器 方法一：由激励表求驱动方程方法一：由激励表求驱动方程 Q2nQ1nQ0nQ2n+1Q1n+1Q0n+1J2 K2 J1 K1 J0 K0 0 0 00 0 1 0 0 10 1 0 0 1 00 1 1 0 1 11 0 0 1 0 01 0 1 1 0 10 0 0 0 0 1 0 1 1 0 0 1 1 1 1 0 0 1 1 0 1 1 Q2n Q1n Q0n 00 01 11 10 0 1 J2=Q1nQ0n 1 Q2n Q1n Q0n 00 01 11 10 0 1 K2=Q0n 同理同理 J1=Q2nQ0n K1=Q0n J0=K0=1 方法二：方法二：直接从次态求

12、驱动方程直接从次态求驱动方程 Q2n Q1n Q0n 00 01 11 10 0 1 1 1 Q2n+1=Q2nQ1nQ0n+Q2nQ0n J2=Q1nQ0nK2=Q0n 11 Q2n Q1n Q0n 00 01 11 10 0 1 Q1n+1=Q1nQ0n+Q2nQ1nQ0n J1=Q2nQ0nK1=Q0n 1 11 Q2n Q1n Q0n 00 01 11 10 0 1 Q0n+1=Q0n J0=K1=1 000001010 011100 101 111 110 其结果与方法一相同其结果与方法一相同 【例【例2】 分析：分析： 1 2 3 0 4 状态图状态图 0 0 0 0 0 1 1

13、1 1 1 X Qn 0 1 0 1 2 3 4 状态表状态表 1 2 3 0 4 状态图状态图 0 0 0 0 0 1 1 1 1 1 X Qn 0 Qn+1Qn+1 X Q 0n+1 Q1n Q2n Q0n 00 01 11 10 000111 10 【例【例1】 设计一个二进制序列检查器，要求当输入连续出设计一个二进制序列检查器，要求当输入连续出 现三个现三个“1”或三个以上或三个以上“1”时，电路输出为时，电路输出为“1”，否，否 则输出为则输出为“0”。 S0初态或序列失败后的状态初态或序列失败后的状态 S1X出现一个出现一个“1”后的状态后的状态 S2X连续出现两个连续出现两个“1

14、”后的状态后的状态 0/0S0S1 1/0 0/0 S2 1/0 0/0 1/1 【例【例2】 设计一个串行数据检测器。其输入是与时钟设计一个串行数据检测器。其输入是与时钟 同步的串行数据同步的串行数据X，其输出是其输出是Z。仅当输入出现仅当输入出现 11100序列时，输出才为序列时，输出才为1，否则输出为，否则输出为0。 设定状态设定状态 S0初态或序列失败后的状态初态或序列失败后的状态 S1X出现一个出现一个“1”后的状态后的状态 S2X连续出现两个连续出现两个“1”后的状态后的状态 S3X连续出现三个连续出现三个“1”后的状态后的状态 S4X出现三个出现三个“1110”后的状态后的状态

15、S5X出现三个出现三个“11100”，序列成功后的状态，序列成功后的状态 检测过程中只需记忆检测过程中只需记忆6个状态。个状态。 状态图状态图 X/Z0/0S0S1 1/0 0/0 S2 1/0 0/0 S3 1/0 1/0 S4 0/0 S5 0/1 1/0 0/0 1/0 状态化简状态化简 S0与与S5可以合可以合 并为一个状态并为一个状态 0/0S0S1 1/0 0/0 S2 1/0 0/0 S3 1/0 1/0 1/0 S4 0/0 1/0 0/1 状态化简：状态化简： 两状态输入相同时，它的次态相等，且输出也两状态输入相同时，它的次态相等，且输出也 相等；相等； 0/0S0S1 1/

16、0 0/0 S2 1/0 0/0 S3 1/0 1/0 1/0 S4 0/0 1/0 0/1 状态状态Q2Q1Q0 S00 0 0 S10 0 1 S20 1 0 S30 1 1 S41 0 0 状态分配状态分配 自然态序编码自然态序编码 0/0000001 1/0 0/0 010 1/0 0/0 011 1/0 1/0 1/0 100 0/0 1/0 0/1 求控制函数求控制函数(驱动方程驱动方程)和输出函数和输出函数 Q2nQ1nQ0nX Q2n+1Q1n+1Q0n+1Z 0 0 0 0 0 0 00 0 0 0 1 0 0 10 0 0 1 0 0 0 00 0 0 1 1 0 1 00

17、 0 1 0 0 0 0 00 0 1 0 1 0 1 10 0 1 1 0 1 0 00 0 1 1 1 0 1 10 1 0 0 0 0 0 01 1 0 0 1 0 0 10 选用选用JK触发器触发器 J2K2J1K1J0K0 0 0 0 0 0 1 0 0 1 0 1 1 0 1 0 0 0 1 1 1 1 0 0 0 1 0 0 1 0 1 控制函数和输出函数卡诺图控制函数和输出函数卡诺图 00110110 00 11 01 10 Q2nX Q1n Q0n 1 J2=Q1nQ0nX 00110110 00 11 01 10 Q2nX Q1n Q0n 1 1 K2=1 同理：同理： J

18、1=Q0nX K1=X J0=X K0=Q1nX Z=Q2nX 方法二方法二 Q2nQ1nQ0nX Q2n+1Q1n+1Q0n+1Z 0 0 0 0 0 0 00 0 0 0 1 0 0 10 0 0 1 0 0 0 00 0 0 1 1 0 1 00 0 1 0 0 0 0 00 0 1 0 1 0 1 10 0 1 1 0 1 0 00 0 1 1 1 0 1 10 1 0 0 0 0 0 01 1 0 0 1 0 0 10 00110110 00 11 01 10 Q2nX Q1n Q0n 1 11 Q1n+1卡诺图卡诺图 Q1n+1=Q1nX+Q1nQ0nX J1=Q0nXK1=X 同

19、理可求出：同理可求出：J2、K2、J0、K0及及Z，结果与方法一相同。结果与方法一相同。 电路图：电路图： J2=Q1nQ0nX K2=1 J1=Q0nX K1=X J0=X K0=Q1nX Z=Q2nX J0 K0 Q0 Q0 J1 K1 Q1 Q1 J2 K2 Q2 Q2 X CP Z RD . . . . . . . . . . & & &1 1 1 1 一、寄存器一、寄存器 n在计算机中用于存储指令、数据、运算结果在计算机中用于存储指令、数据、运算结果 n寄存器的数量多少，是计算机结构的重要区别寄存器的数量多少，是计算机结构的重要区别 n外存、内存、缓存、寄存四类中，寄存器速度外存、内

20、存、缓存、寄存四类中，寄存器速度 最快，但容量最小最快，但容量最小 寄存器的分类寄存器的分类 数码寄存器数码寄存器 基本寄存器基本寄存器 移位寄存器移位寄存器 多位多位D型触发器型触发器 锁存器锁存器 寄存器阵列寄存器阵列 单向移位寄存器单向移位寄存器 双向移位寄存器双向移位寄存器 1、4D触发器构成的寄存器触发器构成的寄存器 D3 D2 D1 D0 Q3Q2Q1Q0RD CK 0 0 0 0 0 1 CK和和RD加驱动器的目加驱动器的目 的是减少对外的负载的是减少对外的负载 _ Q RD D _ Q RD D _ Q RD D _ Q RD D CK _ RD D3 D2 D1D0 Q3Q2

21、Q1Q0 . .1 1 11 CP CPCPCP 2、具有锁定、具有锁定(Hold)功能的功能的4D寄存器寄存器 功能表：功能表： 异步置零异步置零0 0 1 0 D 功功 能能Qn+1RD E CK D D寄寄 存存 1 1 Qn锁锁 定定 CK D3D2D1 D0 Q3 Q2Q1Q0 D CP RD RD E . . . . . 1 & 1 & 1 & 1 & 11 11 11 D CP RD D CP RD D CP RD 二、移位寄存器二、移位寄存器 移位寄存器除了具有寄存器的功能外，还可使移位寄存器除了具有寄存器的功能外，还可使 数码在数码在CP信号的控制下在寄存器内部左右移动。信号

22、的控制下在寄存器内部左右移动。 根据移位情况的不同，分为单向移位寄存器和双向根据移位情况的不同，分为单向移位寄存器和双向 移位寄存器。移位寄存器。 移位寄存器应采用边沿触发或主从触发方式的移位寄存器应采用边沿触发或主从触发方式的 触发器，不能采用电位触发的触发器，以防止触发器，不能采用电位触发的触发器，以防止 空翻。空翻。 注意注意 1 1、由触发器构成的移位寄存器、由触发器构成的移位寄存器 D QD QD QD Q CP QAQBQCQD RD . . . CPQAQBQCQD 00 0 0 0 1 11 0 0 0 1 21 1 0 0 0 3 0 1 1 0 1 4 1 0 1 1 串行

23、输入串行输入 串行输出串行输出 并行输出并行输出 四位串行输入、串四位串行输入、串/并并 行输出右移移位寄存器行输出右移移位寄存器 时序图时序图 CP SR QA QB QC QD D QD QD QD Q CP QAQBQCQD RD . . . 1101 四位串行输入、串四位串行输入、串/ /并行输出左移寄存器并行输出左移寄存器 JQJQJQJQ CP QD QCQBQA RD . . . K KKK . SL 串行输入串行输入 串行输出串行输出 并行输出并行输出 1 四位串行输入、串四位串行输入、串/ /并行输出双向移位寄存器并行输出双向移位寄存器 DA=SR +QB DB=QA +QC

24、 DC=QB +QD DD=QC +SL S0S0S0S0 S0S0 S0S0 DA QA DB QB DC QC DD QD S0 CP SR SL RD . . . . . . . 1 & 1 1 & 1 1 & 1 1 & 1 1 2 2、集成化的移位寄存器、集成化的移位寄存器 四位双向移位寄存器四位双向移位寄存器74194 功能表功能表 RD DR D A DB DC DD DL 地地 +VCC QA QB QC QD CP S1 S0 1 2 3 4 5 6 7 8 74194 16 15 14 13 12 11 10 9 1 2 3 4 5 6 7 8 置置“0” 保持保持 右移右

25、移 左移左移 并行输入并行输入 0 10 0 1 1 0 10 1 1 1 1 功功 能能RD S0 S1 CK 74194应用举例应用举例 环形计数器环形计数器 QAQBQCQD 1000 0100 00100001 1100 0110 00111001 1101 1110 01111011 0101 1010 0000 1111 START CP QAQBQCQD DR DL S0 S1 DA DB DC DD 1 0 0 01 1 74194 环扭形计数器环扭形计数器 0011000101111111 1000000011001110 0010100101011011 101001001

26、1010110 CP QAQBQCQD DR DL S0 S1 DA DB DC DD 1 0 清零清零 74194 1 三、三、 计数器计数器 1、 NQ3 Q2Q1Q0 00000 10001 20010 30011 40100 50101 60110 70111 81000 91001 101010 111011 121100 131101 141110 151111 J-K触发器实现触发器实现4 位二进制计数器位二进制计数器 J2K2Q1Q0 快速进位法快速进位法 D触发器实现触发器实现4位二进制计数器位二进制计数器 NQ3 Q2Q1Q0 00000 10001 20010 30011

27、 40100 50101 60110 70111 81000 91001 101010 111011 121100 131101 141110 151111 n利用状态表，卡诺图化简求表达式利用状态表，卡诺图化简求表达式 Q3n+1Q2n+1Q1n+1Q0n+1 (D3D2 D1D0) 1011110010101001 1111000011101101 0111100001100101 0011010000100001 Q1 00 01 11 10 00 01 11 10 Q0 Q3 Q2 00 01 11 10 Q3n+1 (D3) D3=Q3nQ2n+Q3nQ1n+ Q3nQ0n+Q3nQ

28、2nQ1nQ0n =Q3nQ2nQ1nQ0n+Q3nQ2nQ1nQ0n =Q3n (Q2nQ1nQ0n) 同理：同理： D2=Q2n (Q1nQ0n) D1=Q0n Q1n D0=Q0n n电路图电路图 D3=Q3n (Q2nQ1nQ0n) D2=Q2n (Q1nQ0n) D1=Q0n Q1nD0=Q0n Q Q D CP CK Q Q D CP Q Q D CP Q Q D CP =1 . . . . . . =1=1 & 1 11 n计数器波形图计数器波形图 CP Q0 Q1 Q2 Q3 从波形上分析，若从波形上分析，若CP脉冲的频率为脉冲的频率为f0 ，则则 Q3Q2Q1Q0的输出分别为

29、的输出分别为f0的的1/2, 1/4, 1/8和和1/16, 这就这就 是计数器的分频功能，也叫是计数器的分频功能，也叫“分频器分频器”。Q0是二分是二分 频，频，Q1是四分频等。是四分频等。 同步二进制集成化计数器同步二进制集成化计数器74161 用边沿用边沿JK触发触发 器构成的同步二进器构成的同步二进 制集成化计数器制集成化计数器 74161 触发器保持，触发器保持，RC=0 异异步置步置“0” 保持保持 并行输入数据并行输入数据 计数计数 功能功能 74161功能表功能表 ETEPCPLD Rd 用负边沿用负边沿D触发器构触发器构 成的同步二进制集成的同步二进制集 成化计数器成化计数器

30、74163 触发器保持，触发器保持，RC=0 同同步置步置“0” 保持保持 并行输入数据并行输入数据 计数计数 功能功能 74163功能表功能表 ETEPCPLD Rd QAQBQCQD CP 74LS160/1/2/3 EP ETC AB C D LDRD 逻辑符号逻辑符号 74161波形图波形图 集成芯片管脚图集成芯片管脚图 1 2 3 4 5 6 7 8 RD CP A B C D P 地地 +VCC RC QA QB QC QD T L 74161(74163) 16 15 14 13 12 11 10 9 1 2 3 4 5 6 7 8 进位端进位端预置端预置端使能端使能端 使能端使

31、能端 当当QDQCQBQA=1111时，时，RC=1 2、 x x00001001 xxxx 0111100001100101 0011010000100001 Q3 00 01 11 10 00 01 11 10 Q2 Q1 Q0 Q3n+1Q2n+1Q1n+1Q0n+1 十进制计数器的原始状态表十进制计数器的原始状态表 J-K触发器激励表触发器激励表 0 0 0 1 1 0 1 1 KQn Qn+1 J 0 1 1 0 x xx xx1x0 x xx xx xx x 0 x1x0 x0 x 0 x0 x0 x0 x 00 01 11 10 00 01 11 10 J3K 3 Q1 Q3Q

32、2 Q0 0120333 +=QQQQQKJ nnnnn 00 0311 0122 1 = = = KJ QQKJ QQKJ nn nn 原则：原则：逻辑结构清晰，逻辑结构清晰， 尽量用公用部分。尽量用公用部分。 同理：同理： 同步十进制集成化计数器同步十进制集成化计数器74160 用负边沿用负边沿D触发器构触发器构 成的同步十进制集成的同步十进制集 成化计数器成化计数器74162 用边沿用边沿JK触发触发 器构成的同步十进器构成的同步十进 制集成化计数器制集成化计数器 74160 触发器保持，触发器保持，RC=0 同同步置步置“0” 保持保持 并行输入数据并行输入数据 计数计数 功能功能 7

33、4162功能表功能表 ETEPCPLD Rd 触发器保持，触发器保持，RC=0 异异步置步置 “0” 保持保持 并行输入数据并行输入数据 计数计数 功能功能 74160功能表功能表 ETEPCPLD Rd 3、可逆、可逆 1)单时钟可逆计数器单时钟可逆计数器(74191) 出输入输 Q0Q1Q2Q3 H DCBADCBA L 保持 LD H L H 减计数 加计数 UD/CP H H LL S1 D0D1D 2 D3 时序图时序图 74LS191/190 LDS CP B C/ CP Q0Q1Q2Q3 /U D 0 D0D1D2D3 1 逻辑符号逻辑符号 2)双时钟可逆计数器双时钟可逆计数器

34、LD D C B A CP CP BO CO QD QC QB QA 减法计数加法计数 预 置 清 零 功能说明 计数器状态789012109870 RD 功能及逻辑符号功能及逻辑符号 出输入输 Q0Q1Q2 H H HH LLLL DCBADCBA L H H 保持 LD CP CP H L L L L H 减计数 加计数 RD Q3D0D1D 2 D3 74LS193/192 LDRD BO Q0Q1Q2Q3 CPU CPD D0D1D2D3 CO 4、集成化的异步计数器、集成化的异步计数器 74290 二二五分频十进制异步计数器五分频十进制异步计数器 7492 二二六分频十二进制异步计数

35、器六分频十二进制异步计数器 7493 二二八分频十六进制异步计数器八分频十六进制异步计数器 74290 二二五分频十进制异步计数器五分频十进制异步计数器 R9(1) R9(2) R0(1) R0(2) CK1 CK2 74290功能表功能表 n异步清零，不需要时钟。异步清零，不需要时钟。 n没有保持功能，不没有保持功能，不 能同步扩展。能同步扩展。 4123567 89 1011121314 GND Vcc 74290 9(1)NC 9(2)NC 0(1)0(2) 21 QDQ A QBQ C CKCKRR RR 0 态序 1 Q 2 Q 3 Q 00 001 010 011 100 000

36、00 0 3 K 3 J 00 00 10 1 005 4 3 2 1 0 2 K 2 J 1 K 1 J 3 CP 2 CP 1 CP 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 Q 1 CP 1 CP 1 CP 四、用集成计数器实现任意进制计数器四、用集成计数器实现任意进制计数器 【例】【例】 分别用同步二进制计数器分别用同步二进制计数器(74161)、同步二进制、同步二进制 计数器计数器(74163)构成七进制计数器。构成七进制计数器。 “1” . . QAQBQCQD T P L RD 74161 . . . 异步清零有毛刺异步清

37、零有毛刺(尖峰信号尖峰信号) 即：存在即：存在0111过渡状态。过渡状态。 “1” . . 同步清零无尖峰信号同步清零无尖峰信号 方法一：方法一：用复位端反馈置用复位端反馈置“0” & & 1.所求进制小于芯片本身的进制所求进制小于芯片本身的进制 QAQBQCQD T P L 74163 . . RD 方法二：方法二：用并行用并行 输入端反馈置输入端反馈置 “0” “1”. QAQBQCQD T P L RD A B C D CK . . 方法三：方法三：用进位输用进位输 出出RC端置最小数端置最小数 “1”. QAQBQCQD T P L RD A B C D CK RC “1” . . 用

38、用74160、74162设计七进制计数器方设计七进制计数器方 法与上面方法相同。法与上面方法相同。 . . & 1 74290功能特点功能特点 n异步清零，不需要时钟。异步清零，不需要时钟。 n没有保持功能，不能同步扩展。没有保持功能，不能同步扩展。 74290的应用的应用 1、当输出、当输出QA与输入与输入CK2相连，相连， 计数脉冲从计数脉冲从CK1输输 入时，入时， 电路作电路作8421计数。计数。 CK1 CK2 QA QB QC QD 74290 R0(1) R9(1) CP . 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 9 1 0 0 1 10 0 0 0 0 8

39、421码码 . 74290的应用的应用 2、当输出、当输出QD与输入与输入CK1相连，相连， 计数脉冲从计数脉冲从CK2输输 入时，入时， 电路作电路作5421计数。计数。 CK1 CK2 QA QB QC QD 74290 R0(1) R9(1) CP . . 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 5421码码 3 0 0 1 1 4 0 1 0 0 5 1 0 0 0 6 1 0 0 1 7 1 0 1 0 8 1 0 1 1 9 1 1 0 0 10 0 0 0 0 用用74290构成六进制计数器。构成六进制计数器。 CK1 CK2 QA QB QC QD 7429

40、0 R0(1)R0(2) R9(1)R9(2) CP . . . . CK1 CK2 QA QB QC QD 74290 R0(1)R0(2) R9(1)R9(2) CP . . . CP 1234567 QD QC QB QA 毛刺毛刺 . 1 & 【例【例1】 】 用 用74161、74163构成构成100进制计数器进制计数器 同步设计同步设计 “1” . QAQBQCQD T P LA B C D CK . . RC . . 100=6 16+4 . . . . QAQBQCQD TP L A B C D CK . . 方法一：方法一： . & 2.所求进制大于芯片本身的进制所求进制大于芯片本身的进制 整体置数整体置数 N=16 16 16 16=65536 QAQBQCQD RC T P L CK Q4 Q5 Q6 Q7 QAQBQCQD RC T P L