集成电路中的晶体管及寄生效应

1、1 2.1 集成电集成电路中的双极晶体管模型路中的双极晶体管模型 2.2 集成双极晶体管的有源寄生效应集成双极晶体管的有源寄生效应 2.3 集成双极晶体管的无源寄生效应集成双极晶体管的无源寄生效应 2.4 集成电路中的集成电路中的PNP管管 2.5 集成二极管集成二极管 2.6 肖特基势垒二极管肖特基势垒二极管(SBD) 和肖特基箝位晶体管和肖特基箝位晶体管 (SCT) 2.7 MOS集成电路中的有源寄生效应集成电路中的有源寄生效应 2.8 集成电路中的集成电路中的MOS晶体管模型晶体管模型 2 2.1 理想本征集成双极晶体管的埃伯理想本征集成双极晶体管的埃伯 斯斯-莫尔莫尔(EM)模型模型

2、器件模型器件模型: 把器件的物理参数与器件的端特性相联把器件的物理参数与器件的端特性相联 系，数学描述。系，数学描述。 理想本征集成双极型晶体管理想本征集成双极型晶体管，是指，是指 在对其进行分析时，不考虑寄生效应。在对其进行分析时，不考虑寄生效应。 EM模型模型 （Ebers-Moll model) 3 NPN BJT EM模型模型 1、基本模型、基本模型 Ebers and Moll，1954，最简单的模型。由两个背靠背的二极管，最简单的模型。由两个背靠背的二极管 和两个电流源组成，假设正反向电流相互独立，在大注入时不适用。和两个电流源组成，假设正反向电流相互独立，在大注入时不适用。 模型

3、参数：模型参数： IFO，IRO RF , 1exp th BE FoF V V II 1exp th BC RoR V V II FRRE III RFFC III RRFFB III)1 ()1 ( RORFOF II 四个参数中只有三个四个参数中只有三个 是独立变量是独立变量 4 2、改进的、改进的EM模型模型 计入串联电阻、耗尽电容、并用电流源描述计入串联电阻、耗尽电容、并用电流源描述early效应。效应。 5 四层三结晶体管四层三结晶体管EM模型：模型： 6 四层三结晶体管四层三结晶体管EM模型：模型： 7 2.2 集成双极晶体管的有源寄生效应集成双极晶体管的有源寄生效应 双极型逻辑

4、双极型逻辑IC中，广泛使用的有源器件是中，广泛使用的有源器件是NPN管，管， 二极管可利用不同的晶体管或单独的二极管可利用不同的晶体管或单独的pn结制得，设计结制得，设计 时要考虑：时要考虑：芯片利用率和寄生效应。芯片利用率和寄生效应。 有源寄生效应影响集成电路的直流特性和瞬态特性，有源寄生效应影响集成电路的直流特性和瞬态特性， 是极其有害的；而无源寄生仅影响电路的瞬态特性。是极其有害的；而无源寄生仅影响电路的瞬态特性。 双极晶体管包括双极晶体管包括NPN管和管和PNP管，而集成双极晶体管，而集成双极晶体 管是以管是以NPN管为主。管为主。 8 集成集成NPN的结构与寄生效应的结构与寄生效应

5、集成电路中的元件都做在同一衬底上，因集成电路中的元件都做在同一衬底上，因 此，其结构与分离器件有很大的不同。此，其结构与分离器件有很大的不同。 实际实际IC中的晶体管结构，具有系列多维中的晶体管结构，具有系列多维 效应。但在近似分析其直流特性时，可简化为效应。但在近似分析其直流特性时，可简化为 一维结构。一维结构。 为了在一个基片上制造出多个器件，必须为了在一个基片上制造出多个器件，必须 采用隔离措施，采用隔离措施，pn结隔离是一种常用的工艺。结隔离是一种常用的工艺。 在在pn结隔离工艺中，典型结隔离工艺中，典型NPN集成晶体管集成晶体管 的结构是的结构是四层三结构四层三结构。 9 图图2.1

6、 NPN晶体管的结构示意图晶体管的结构示意图 IE IB IC I1 I2 I3 IS 10 集成集成NPN管的管的有源寄生效应有源寄生效应 四层三结结构四层三结结构 ：指：指NPN管的高浓度管的高浓度n型扩散发射区型扩散发射区N+- NPN管的管的p型扩散基区型扩散基区-n型外延层（型外延层（NPN管的集电区）管的集电区）nepi （ epitaxial 外延的）外延的）-p型衬底四层型衬底四层p-Si ，以及四层之间的，以及四层之间的 三个三个pn结这样的工艺结构结这样的工艺结构EB（ EmitterBase ）结）结 、BC （ Base-Collector ）结、）结、 CS结（结（

7、Collector-Substrate ）。）。 寄生寄生PNP管处于放大区的三个条件：管处于放大区的三个条件： (1) EB结正偏（即结正偏（即NPN管的管的BC 结正偏）结正偏） (2) BC结反偏（即结反偏（即NPN管的管的CS 结反偏）结反偏） (3) 具有一定的电流放大能力（一般具有一定的电流放大能力（一般 pnp=13） 其中，条件其中，条件(2)永远成立，因为永远成立，因为pn结隔离就是要求衬底结隔离就是要求衬底 P+隔离环接到最低电位。条件隔离环接到最低电位。条件(3)一般也很容易达到。条一般也很容易达到。条 件件(1)能否满足则取决于能否满足则取决于NPN管的工作状态。管的工

8、作状态。 11 NPN管工作于截止区管工作于截止区 VBC(npn)0 VEB(pnp)0 VBE(npn)0 VBC(pnp)0 寄生PNP管截止 NPN管工作于放大区管工作于放大区 VBE(npn)0 VBC(npn)0 VEB(pnp)0 VBC(pnp)0 寄生PNP管截止 12 NPN管工作于饱和区管工作于饱和区 VBE(npn)0 VBC(npn)0 VEB(pnp)0 VCS (npn)0 VBC(pnp)0 寄生寄生PNP管处于放大区管处于放大区 NPN管工作于反向工作区管工作于反向工作区 VBE(npn)0 VEB(pnp)0 VCS (npn)0 VBC(pnp)0 寄生寄

9、生PNP管处于放大区管处于放大区 13 由于存在寄生由于存在寄生PNP晶体管，因此与分立晶体管有很大晶体管，因此与分立晶体管有很大 的差别。实际的集成电路中，的差别。实际的集成电路中，衬底始终结最负电位衬底始终结最负电位，以保，以保 证各隔离岛之间的电绝缘，所以寄生证各隔离岛之间的电绝缘，所以寄生PNP不会严重影响集不会严重影响集 成电路的正常工作。成电路的正常工作。 模拟模拟IC中，中，NPN: 截止区和正向工作区截止区和正向工作区寄生寄生PNP发发 射结是反偏的；射结是反偏的；寄生寄生PNP管截止。管截止。 数字数字IC中，中，NPN: 饱和或反向工作状态饱和或反向工作状态寄生寄生PNP处

10、处 于正向工作区。所以于正向工作区。所以对数字集成电路来说，减小寄生对数字集成电路来说，减小寄生PNP 管的影响显得特别重要管的影响显得特别重要。 14 （1）在）在NPN集电区下加设集电区下加设n+埋层埋层。 埋层的作用有两个埋层的作用有两个. 其一，其一，埋层的下反扩散导致埋层的下反扩散导致增加寄生增加寄生PNP管的基区宽管的基区宽 度，使度，使非平衡少数载流子非平衡少数载流子在基区的复合电流增加，降低基在基区的复合电流增加，降低基 区电流放大系数区电流放大系数 pnp ； 其二其二，埋层的，埋层的n+上反扩散导致上反扩散导致寄生寄生 PNP管基区掺杂浓管基区掺杂浓 度增大，基区方块电阻减

11、小，由晶体管原理可知，这将导度增大，基区方块电阻减小，由晶体管原理可知，这将导 致发射效率下降从而使致发射效率下降从而使寄生寄生 PNP管电流放大系数降低，还管电流放大系数降低，还 可降低可降低rcs。 综上所述，各作用的结果使寄生综上所述，各作用的结果使寄生PNP管的电流放大系管的电流放大系 数降至数降至0.01以下，则以下，则有源寄生有源寄生转变为无源寄生，转变为无源寄生，仅仅体现体现为为 势垒电容势垒电容的性质。的性质。 抑制有源寄生效应的措施：抑制有源寄生效应的措施： 15 （2）可采用外延层）可采用外延层掺金工艺掺金工艺，引入深能级杂质，降，引入深能级杂质，降 低少子寿命，从而降低低

12、少子寿命，从而降低 。 掺金工艺掺金工艺是在是在NPN管集电区掺金（相当于在管集电区掺金（相当于在PNP 管基区掺金）。掺金的作用，使管基区掺金）。掺金的作用，使PNP管基区中高复合管基区中高复合 中心数增加，少数载流子在基区复合加剧，由于非平中心数增加，少数载流子在基区复合加剧，由于非平 衡少数载流子不可能到达集电区从而使寄生衡少数载流子不可能到达集电区从而使寄生PNP管电管电 流放大系数大大降低。流放大系数大大降低。 （3）还应注意，）还应注意，NPN管基区侧壁到管基区侧壁到P+隔离环之间也隔离环之间也 会形成会形成横向横向PNP管管，必须使，必须使NPN管基区外侧和隔离框管基区外侧和隔离

13、框 保持足够距离。保持足够距离。 抑制有源寄生效应的措施抑制有源寄生效应的措施 16 由图由图2-3可归纳出集成可归纳出集成NPN管的无源寄生效应包括：管的无源寄生效应包括： 寄生电阻寄生电阻 res（13），），rcs （加埋层，磷穿透工艺），（加埋层，磷穿透工艺），rb 寄生电容：寄生电容： CD 扩散电容，扩散电容， CJ 势垒电容（势垒电容（CBE，CBC， CCS），）， Cpad 焊盘电容。焊盘电容。 2.3 集成双极晶体管的无源寄生效应集成双极晶体管的无源寄生效应 CCS2 CCS1 CCS2 CBE 2-3 集成电路中的无源寄生将影响集成电路的瞬态特性。 17 由于模拟集成电路

14、中要应用NPN-PNP互补设计以及某些偏 置电路极性的要求，需要引入PNP结构的晶体管。横向PNP管广 泛应用于有源负载、电平位移等电路中。 集成电路中的PNP型晶体管的制作可与普通的 NPN管同时进行， 不需附加工序。其中心 p型发射区和外围 p型区是与普通NPN管基区 淡硼扩散同时完成的，而基区即为外延层。 在横向PNP管中，发射区注入的少子（空穴）在基区中流动的 方向与衬底平行，故称为横向 PNP管。 18 74 横向横向PNP管管 Lateral PNP transistor 为了使集电 极尽可能多 地收集从发 射区侧向注 入的空穴, 将集电极包 围发射极。 19 - 横向横向PNP晶

15、体管有两个寄生晶体管有两个寄生PNP 20 BVEBO高高，主要是由于xjc深，epi高之故。 电流放大系数电流放大系数 小小，主要原因： 由于工艺限制，基区宽度不可能太小； 纵向寄生PNP管将分掉部分的发射区注入电流，只有侧壁注入的载流子才对横向PNP管的 有贡献。 基区均匀掺杂，无内建加速电场，主要是扩散运动。 表面迁移率低于体内迁移率。 基区的表面复合作用。 横向横向PNP晶体管的晶体管的主要特点主要特点 频率响应差频率响应差 平均有效基区宽度大，基区渡越时间长。 空穴的扩散系数仅为电子的1/3。 发生大注入时的发生大注入时的临界电流小临界电流小 横向PNP的基区宽度大，外延层Nepi低

16、，空穴扩散系数低。 击穿电压主要取决于击穿电压主要取决于CE之间的穿通之间的穿通。提高击穿电压与增大电流增益 是矛盾的。 21 多集电极多集电极横向横向PNP晶体管晶体管 22 公共的公共的 基极基极BC 大电流增益的复合大电流增益的复合PNP晶体管晶体管 23 以P型衬底作集 电区，集电极从浓 硼隔离槽引出。N型 外延层作基区，用 硼扩散作发射区。 由于其集电极与 衬底相通，在电路 中总是接在最低电 位处，这使它的使 用场合受到了限制， 在运放中通常只能 作为输出级或输出 缓冲级使用。 衬底衬底PNP管管(纵向纵向PNP管管) Substrate PNP transistor 图图2.18

17、纵向纵向PNP管（衬底管（衬底PNP晶体管）晶体管） 24 自由集电极纵向自由集电极纵向PNP管管 25 2.5 集成二极管集成二极管 在IC中，集成二极管的结构除单独的BC结外，通 常由晶体管的不同连接方式而构成多种形式，并不增加 IC工序。 集成二极管可采用的几种常见版图结构，即基极集 电极短路二极管结构、集电极发射极短路二极管结构、 基极发射极短路二极管结构、集电极悬空二极管结构、 发射极悬空二极管结构和单独二极管结构。 26 六种集成二极管的特性比较六种集成二极管的特性比较 BC短接二极管,没有寄生PN P效应, 。 27 集成齐纳二极管和次表面齐纳管集成齐纳二极管和次表面齐纳管 IC

18、中，齐纳二极管一般是反向工作BC短接二极管。 次表面齐纳二极管设 法把击穿由表面引入 体内。 扩散法: 在N+发射区 内加一道P+扩散. 离子注入: P型基区扩 散N+发射区扩散后,增 加一次硼离子注入. 28 2.6 肖特基势垒二极管肖特基势垒二极管（ SBD Schottky- Barrier- Diode) 和和肖特基箝位晶体管肖特基箝位晶体管（ SCT Schottky clamp transistor） 肖特基势垒肖特基势垒 Schottkybarrier 金属和半导体接触，和PN结一样, 在接触处的半导体 表面层内，形成由半导体中的杂质离子组成的空间电荷 层或耗尽层。其中存在的电子

19、或空穴的势垒，叫做肖特 基势垒。 肖特基势垒和PN结势垒样，也具有随外加电压改变 的势垒电容及整流作用。 29 SBD在在TTL中起到的嵌位作用中起到的嵌位作用 肖特基势垒二极管（SBD）具有可用于改善集成电路三 个特点，即正向压降低、开关时间短和反向击穿电压高。 肖特基势垒二极管与可能饱和的晶体管集电结正向并接， 由于SBD正向压降低的特点，是晶体管的饱和深度不能太深， 从而有效的提高了电路速度。 30 肖特基箝位晶体管肖特基箝位晶体管 SCT工作原理？工作原理？ 2.6.2 参考教材参考教材 SBD和和SCT的设计的设计? 2.6.3 参考教材参考教材 31 2.7 MOS集成电路中的有源

20、寄生效应集成电路中的有源寄生效应 1 场区寄生场区寄生MOSFET 由图，当互连铝线跨过场氧区B、C两个扩散区时，如 果互连铝线电位足够高，可能使场区表面反型，形成寄生 沟道，使本不应连通的有源区导通，造成工作电流泄漏， 使器件电路性能变差，乃至失效。 寄生沟道形成示意图寄生沟道形成示意图 32 在硅栅MOS电路中，若多晶硅连线设计不当，或由于光刻 对准偏差，使多晶硅跨接两个扩散区，而形成以扩散区为源、 漏，以多晶硅为栅的另一种场区寄生MOSFET，图2.26所示。 由于铝线下的场氧化层要比多晶硅下的场氧化层厚(因为在 多晶硅光刻后还要生长一层氧化层)，所以以多晶硅为栅的场区 寄生MOSFET

21、更不能忽视。 图图2.26 场区寄生场区寄生MOSFET 33 （1）增厚场氧厚度tOX，使VTF，但需要增长场氧时间， 对前部工序有影响，并将造成台阶陡峭，不利于布线。 （2）对场区进行同型注入，提高衬底浓 度，使VTF。 但注意注入剂量不宜过高，以防止某些寄生电容增大， 和击穿电压的下降。 预防措施预防措施 34 2 寄生双极型晶体管寄生双极型晶体管 措施: （1）基区宽度不要太小, 设计规则决定; ( 2 ) P型衬底保持负或零电位. 35 3寄生寄生PNPN效应效应 闩锁（闩锁（Latch-up）效应）效应 寄生寄生PNPN效应又称效应又称 闩锁（闩锁（Latch-up） 效应或寄生可

22、控硅（效应或寄生可控硅（SCR）效应。）效应。 补充：补充：什么是晶闸管什么是晶闸管晶体闸流管晶体闸流管 （Thyristor），别名：可控硅整流器），别名：可控硅整流器 （Silicon Controlled RectifierSCR） 36 1956年美国贝尔实验室（年美国贝尔实验室（Bell Lab）发明了晶）发明了晶 闸管。闸管。 1957年美国通用电气公司（年美国通用电气公司（GE）开发出第一只）开发出第一只 晶闸管产品。晶闸管产品。 1958年商业化。年商业化。 半导体器件由半导体器件由弱电领域扩展到强电领域弱电领域扩展到强电领域。 能承受的电压和电流容量最高，工作可靠，在能承受的

23、电压和电流容量最高，工作可靠，在 大容量的场合具有重要地位。大容量的场合具有重要地位。 特点：特点：体积小、重量轻、无噪声、寿命长、体积小、重量轻、无噪声、寿命长、 容量大（正容量大（正 向平均电流达向平均电流达千安千安、正向耐压达数、正向耐压达数千伏千伏）。）。 晶闸管晶闸管 37 外形有螺栓型和平板型两种封装 引出阳极A、阴极K和门极（控制端）G三个联接端 对于螺栓型封装，通常螺栓是其阳极，能与散热器紧 密联接且安装方便 平板型封装的晶闸管可由两个散热器将其夹在中间 晶闸管的外形、结构和电气图形符号 a) 外形 b) 结构 c) 电气图形符号 A A G G K K b)c)a) A G

24、K K G A P1 N 1 P2 N 2 J1 J2 J3 38 SCR 工作原理工作原理 SCR 结构结构 A（阳极）（阳极） P1 P2 N1 三三 个个 PN 结结 N2 四四 层层 半半 导导 体体 K（阴极）（阴极） G（控制极（控制极/门极）门极） 39 符号符号 A K G G K P1 P2 N1 N2 A P P N N N P A G K 工作原理工作原理 示意图示意图 40 A P P N N N P G K ig ig ig K A G T1 T2 等效为由二个等效为由二个 三极管组成三极管组成 41 1. UAK 0 、UGK0时时 T1导通导通 ig = ib1

25、ic1 = ig = ib2 ic2 =ib2 = ig = ib1 T2 导通导通 形成正反馈形成正反馈晶闸管迅速导通晶闸管迅速导通 T1 进一步导通进一步导通 ig i g ig K A G T1 T2 2. 晶闸管导通后，去掉晶闸管导通后，去掉UGK 依靠正反馈，晶闸管仍维持导通状态。依靠正反馈，晶闸管仍维持导通状态。 42 (1) 晶闸管开始工作时晶闸管开始工作时 ，UAK加加 反向电压，反向电压，或不加触发信号或不加触发信号 （即（即UGK = 0 ）。）。 3. 晶闸管截止的条件：晶闸管截止的条件： (2) 晶闸管正向导通后，令其截止晶闸管正向导通后，令其截止 的方法：的方法： i

26、g i g ig K A G T1 T2 减小减小UAK，使晶闸管中电流小，使晶闸管中电流小 于某一值于某一值IH。 加大回路电阻，使晶闸管中电加大回路电阻，使晶闸管中电 流小于某一值流小于某一值IH时，正反馈效时，正反馈效 应不能维持。应不能维持。 IH：最小维持电流：最小维持电流 43 （1）晶闸管具有单向导电性。）晶闸管具有单向导电性。 若使其关断，必须降低若使其关断，必须降低 UAK 或加或加 大回路电阻，把阳极电流减小到大回路电阻，把阳极电流减小到 维持电流以下。维持电流以下。 正向导通条件：正向导通条件：A、K间加正向电间加正向电 压，压，G、K间加触发信号。间加触发信号。 晶闸管

27、的工作原理小结晶闸管的工作原理小结 （2）晶闸管一旦导通，控制极失去作用。）晶闸管一旦导通，控制极失去作用。 44 SCR 特性与参数特性与参数 特性特性 U I URRM IH UDRM IF IG1=0A IG2IG3 IG3IG2IG1 正向正向反向反向 U - 阳极、阴极间的电压阳极、阴极间的电压 I - 阳极电流阳极电流 URSM 反向击穿电压反向击穿电压 导通后管压降约导通后管压降约1V 额定正向额定正向 平均电流平均电流 维持电流维持电流 UDSM 正向转折电压正向转折电压 45 Latch-Up(锁定)是CMOS存在一种寄生电路的效应， 它会导致VDD和VSS短路，使得晶片损毁

28、，或者至少 系统因电源关闭而停摆。 这种效应是早期CMOS技术不能被接受的重要原 因之一。 在制造更新和充分了解电路设计技巧之后，这种 效应已经可以被控制了。 CMOSCMOS电路中的寄生电路中的寄生PNPNPNPN效应效应 46 CMOS电路中的寄生电路中的寄生PNPN效应效应 Latch-Up效应，CMOS反相器，P型阱制造。 寄生电路包含了两个BJT(一个纵向npn和一个横向 pnp)和两个电阻(RS是因N型衬底产生，Rw是因P阱产生)。 47 由CMOS四层PNPN结构形成了寄生可控硅结构。 （1）正常情况下，n-衬底与p-阱之间的pn结反偏，仅有极小的反向漏电流，T1、T2截止。 （

29、2）当工作条件发生异常，VDD、VSS之间感生较大的衬底电流，在RS上产生较大压降。 当T1管(PNP) BE结反偏电压达到BE结阈值电压，T1导通，通过RW吸收电流。当RW上压降足 够大， T2 (NPN) 导通，从而使VDD、VSS之间形成通路，并保持低阻。当npnpnp1，则发生 电流放大，T1、T2构成正反馈，形成闩锁，此时，即使外加电压撤除闩锁仍将继续保持，VDD 、VSS间电流不断增加，最终导致IC烧毁。 Latch-Up效应 （3）诱发寄生可控硅触发的三个因素： T1、T2管的值乘积大于1，即npnpnp1。 T1、T2管EB结均为正向偏置。 电源提供的电流维持电流IH。 （4）

30、诱发闩琐的外界条件： 射线瞬间照射，强电场感应，电源电压过冲，跳变电压，环境温度剧变，电源 电压突然增大等。 48 A. 版图设计和工艺上的防闩锁措施版图设计和工艺上的防闩锁措施 减少RS、RW使其远小于Ren、Rep。 版图中加保护环，伪集电极保护结构，内部区域与外围分割 增多电源、地接触孔的数目，加粗电源线、地线对电源、地接触 孔进行合理布局，减小有害的电位梯度。每5到10个晶体管要有一 个衬底接点(substrate contact)。N型器件要靠近Vss，P型器件要靠 近VDD。最容易发生Latch-Up的地方是在输入、输出焊接区(I/O Pad) 结构中，因为那里会有大量的电流流过。

31、 防止闩琐的措施防止闩琐的措施 使T1、T2的，npnpnp1，工艺上采取背面掺金，中子辐射 电子辐照等降低少子寿命 输入输出保护 采用重掺杂衬底上的外延层，阱下加p+埋层。 制备“逆向阱”结构。 采用深槽隔离技术。 49 B. 器件外部的保护措施器件外部的保护措施 电源并接稳压管。 低频时加限流电阻（使电源电流30mA） 尽量减小电路中的电容值。（一般C0.01F） 注意事项：注意事项： 输入电压不可超过VDDVSS范围。 输入信号一定要等VDDVSS电压稳定后才能加入；关机应先关信号源， 再关电源。 不用的输入端不能悬浮，应按逻辑关系的需要接VDD或VSS 50 闩锁效应为CMOS电路所独

32、有，是由于CMOS结构中存在 pnpn四层结构所形成的寄生可控硅造成的。所以nMOS或pMOS 电路中不会出现闩锁效应。 (a) T1是一个PNP晶体管，T2则是一个NPN晶体管。如果RS与Rw愈大，那么Latch-Up便愈 可能发生。 如果有足够的电流流入N型衬底而从P型阱中流出，在RS两端的电压将可能有足够大 的偏压使得T1和T2两个晶体管进入线性区而如同一小电阻。因此从电源会流出多少电流就 由RS的值来决定，这个电流可能足够大而使得电路故障。 为了缓和这种效应，我们可以降低BJT的增益值并且减少Rs与Rw的电阻值。我们可以 加上衬底接点(Substrate Contact)，它可以有效减少Rs、Rw电阻值。 51 Latch up Problem Two parasitic NPN 1002.0 502.0 ;1001.0 0 1 2 2 2 DS DSTNGSNDS DSDSTNGSNDS I VVVkI VVVVkI TNGS TNGSDSTNGS TNGSDSTNGS VV VVVVV VVVVV , , 54 其中，其中， 为为NMOS的导电因子，的导电因子， 为为NMOS的本