第4章存 储 器_11_n

1、第章第章 存存 储储 器器 4.1 4.1 概述概述 4.2 4.2 主存储器主存储器 4.3 4.3 高速缓冲存储器高速缓冲存储器 4.4 4.4 辅助存储器辅助存储器( (自学自学) ) 教学内容教学内容 重点重点 存储系统的层次结构存储系统的层次结构 各类存储器的工作原理及技术指标各类存储器的工作原理及技术指标 半导体存储芯片的外特性及与半导体存储芯片的外特性及与CPUCPU的连接的连接 如何提高访存速度如何提高访存速度 难点难点 硬件读图硬件读图 设计存储器和设计存储器和CPUCPU的连接电路的连接电路 不同的不同的Cache-Cache-主存地址映像主存地址映像 计算机的工作依赖于存

2、储器中的程序和计算机的工作依赖于存储器中的程序和 数据，存储器的容量和性能对于整个系统数据，存储器的容量和性能对于整个系统 的性能至关重要。的性能至关重要。 4.14.1存储器概述存储器概述 一一. .存储器的作用存储器的作用 计算机真正工作的场所是计算机真正工作的场所是主存主存（内存内存），所），所 有驱动程序、操作系统、工作数据、成品有驱动程序、操作系统、工作数据、成品/ /半成半成 品应用程序必须加载到主存中才能由品应用程序必须加载到主存中才能由CPUCPU读取。读取。 高速缓存高速缓存的速度比主存储器快，作为的速度比主存储器快，作为CPUCPU与与 内存的缓冲区，主要起到平衡内存的缓冲

3、区，主要起到平衡CPUCPU与主存之间速与主存之间速 度的作用，有效度的作用，有效解决解决CPUCPU速度与主存速度的不匹速度与主存速度的不匹 配配问题。问题。 辅助存储器辅助存储器（如硬盘、软盘）也称为（如硬盘、软盘）也称为外存外存， 用来存放暂时不参加运行的程序和数据，以及永用来存放暂时不参加运行的程序和数据，以及永 久存储信息。辅助存储器的容量很大，但存取速久存储信息。辅助存储器的容量很大，但存取速 度慢，并且不能为度慢，并且不能为CPUCPU直接访问，必须先将其中直接访问，必须先将其中 信息调入主存后，才能为信息调入主存后，才能为CPUCPU所访问。所访问。 二、存储器分类二、存储器分

4、类 1. 1. 按存储介质分类按存储介质分类 (1) (1) 半导体存储器半导体存储器 (2) (2) 磁表面存储器磁表面存储器 (3) (3) 磁芯存储器磁芯存储器 (4) (4) 光盘存储器光盘存储器 易失易失TTL TTL 、MOSMOS 磁头、载磁体磁头、载磁体 硬磁材料、环状元件硬磁材料、环状元件 激光、磁光材料激光、磁光材料 非非 易易 失失 (1) (1) 存取时间与物理地址无关（随机访问）存取时间与物理地址无关（随机访问） 顺序存取存储器顺序存取存储器 磁带磁带 SAM（Sequential Access Memory） 2. 2. 按存取方式分类按存取方式分类 (2) (2)

5、 存取时间与物理地址有关（串行访问存取时间与物理地址有关（串行访问） 随机存储器随机存储器RAM （random access memory） 只读存储器只读存储器ROM （read-only memory） 直接存取存储器直接存取存储器 磁盘磁盘 DAM（Direct Access Memory ） 在程序的执行过程中可读可写在程序的执行过程中可读可写 在程序的执行过程中只读在程序的执行过程中只读 磁盘、磁带、光盘磁盘、磁带、光盘 高速缓冲存储器（高速缓冲存储器（CacheCache） Flash Memory 存存 储储 器器 主存储器主存储器 辅助存储器辅助存储器 MROM PROM E

6、PROM EEPROM RAM ROM 静态静态 RAMRAM 动态动态RAM 3. 3. 按在计算机中的作用分类按在计算机中的作用分类 FLASHFLASH存储器存储器 FLASH:FLASH:闪速存储器，它是高密度非易失性的读闪速存储器，它是高密度非易失性的读/ / 写存储器。写存储器。 特点：既有特点：既有RAMRAM的特点，又有的特点，又有ROMROM的优点。的优点。 一.Flash的应用 SD卡：Secure Digital Memory Card CF卡：CompactFlash MMC卡：MultiMediaCard U盘 CF卡 SD卡 20合一读卡器 支持SM、CF、xD、M

7、iniSD、SD、MMC、 MMC 4.0、TF 卡。 二.Flash存储原理 三.Flash的3种基本操作 编程操作（写操作）：只写0（控制栅上加 正电压），不写1。 读出操作：控制栅加上正电压 。 擦除操作：源极S加上正电压，将浮空栅上 的电荷全部释放出去。存储元全部为1状态。 1.1.编程操作（写操作）编程操作（写操作） 只写0，不写1。给存储元的浮空栅补充电子。 2.读出操作 控制栅无法开 启MOS管，读0 控制栅开启 MOS管，读1 3.擦除操作 电擦除 源极S上加正电压 吸收浮空栅上的电子 存储元全部变成1 CF：擦除与编程操作? 编程是给浮空栅补充电 子，擦除是给浮空栅释 放电子

8、。 高高 低低 小小 大大 快快 慢慢 辅存辅存 寄存寄存器器 缓缓存存 主主存存 磁磁盘盘 光光盘盘 磁磁带带 速度速度容量容量 价格价格 位位 / 1. 1. 存储器三个主要特性的关系存储器三个主要特性的关系 三、存储器的层次结构三、存储器的层次结构 CPU CPU 主主机机 缓存缓存CPU主存主存辅存辅存 2.2.缓存缓存-主存层次和主存主存层次和主存-辅存层次辅存层次 缓存缓存主存主存辅存辅存主存主存 虚拟存储器虚拟存储器 10 ns20 ns200 nsms 虚地址虚地址 逻辑地址逻辑地址 实地址实地址 物理地址物理地址 主存储器主存储器 （解决速度）（解决速度）（解决容量）（解决容

9、量） 注意：注意：主存与缓存主存与缓存 之间的数据调动是之间的数据调动是 由由硬件自动完成硬件自动完成的。的。 主存与辅存之间数主存与辅存之间数 据调动是据调动是由硬件和由硬件和 OS共同完成共同完成。 虚拟存储器 简言之：仅把作业的一部分装入内存 便可运行作业的存储器系统。 具体的说：指具有请求调入功能和置 换功能，能从逻辑上对内存容量进行扩充 的一种存储系统。 逻辑容量是由内存和外存容量之和所决 定，其运行速度接近于内存速度，而每位 的成本却又接近于外存。 4.2 4.2 主存储器（主存储器（P P72 72） ） 一、概述一、概述 1. 1. 主存的基本组成主存的基本组成 存储体存储体

10、驱动器驱动器 译码译码器器 MAR 控制电控制电路路 读读 写写 电电 路路 MDR 地址总线地址总线 数据总数据总线线 读读写写 2. 2. 主存和主存和 CPU CPU 的联系的联系 MDR MAR CPU 主主 存存 读读 数据总数据总线线 地址总地址总线线 写写 问题：问题： 1.如何完成存储器的读操作？如何完成存储器的读操作？ 2.如何完成存储器的写操作？如何完成存储器的写操作？ CPUCPU与主存之间采与主存之间采 取取异步异步工作方式，以工作方式，以 readyready信号表示一次信号表示一次 访存操作的结束。访存操作的结束。 2K字字n位位 读（取）操作读（取）操作 ：从：从

11、CPUCPU送来的地址所指定的存送来的地址所指定的存 储单元中取出信息，再送给储单元中取出信息，再送给CPUCPU。 （1 1）地址）地址-AR-AB-AR-ABCPUCPU将地址信号送至地址总线将地址信号送至地址总线 （2 2）Read Read CPUCPU发读命令发读命令 （3 3）Wait for MFC Wait for MFC 等待存储器工作完成信号等待存储器工作完成信号 （4 4）(AR)-DB-DR (AR)-DB-DR 读出信息经数据总线送至读出信息经数据总线送至CPUCPU 写（存）操作写（存）操作 ：将要写入的信息存入：将要写入的信息存入CPUCPU所指定所指定 的存储单

12、元中。的存储单元中。 （1 1）地址）地址-AR-AB-AR-ABCPUCPU将地址信号送至地址总线将地址信号送至地址总线 （2 2）数据）数据-DR-DB CPU-DR-DB CPU将要写入的数据送到数据总线将要写入的数据送到数据总线 （3 3）Write CPUWrite CPU发写信号发写信号 （4 4）Wait for MFC Wait for MFC 等待存储器工作完成信号等待存储器工作完成信号 return 高位字节高位字节 地址为字地址地址为字地址 低位字节低位字节 地址为字地址地址为字地址 设地址线设地址线 2424 根根按按字节字节寻址寻址 按按 字字 寻址寻址若字长为若字长

13、为 16 16 位位 按按 字字 寻址寻址若字长为若字长为 3232 位位 字地址字地址 字节地址字节地址 111098 7654 3210 8 4 0 字节地址字节地址 字地址字地址 45 23 01 4 2 0 3 3. . 主存中存储单元地址的分配主存中存储单元地址的分配 224 = 16 M 8 M 4 M 低 字 节 高 字 节 低 字 节 高 字 节 Big- Endian（Little- Endian） 例：PC 机就是 这种存 储方式。 大端与小端存储模式 端模式（Endian）的这个词出自Jonathan Swift书写的格列佛游记。这本书根据将鸡 蛋敲开的方法不同将所有的人

14、分为两类，从圆头 开始将鸡蛋敲开的人被归为Big Endian，从尖头 开始将鸡蛋敲开的人被归为Littile Endian（这 句话最为形象）。 小人国的内战就源于吃鸡蛋 时是究竟从大头（Big-Endian）敲开还是从小头 （Little-Endian）敲开。 在计算机业Big Endian和Little Endian也 几乎引起一场战争。在计算机业界，Endian表示 数据在存储器中的存放顺序。 如果将一个32位的整数0 x12345678 存放到一个整型变 量（int）中，这个整型变量采用大端或者小端模式在内存 中的存储由下表所示。用OP0表示一个32位数据的最高字节 MSB（Most

15、 Significant Byte），使用OP3表示一个32位数据 最低字节LSB（Least Significant Byte）。 地址偏移 大端模式 小端模式 0 x00 12（OP0） 78（OP3） 0 x01 34（OP1） 56（OP2） 0 x02 56（OP2） 34（OP1） 0 x03 78（OP3） 12（OP0） 小端：小端： 较高的有效字节存放在较高的的存储器地址，较高的有效字节存放在较高的的存储器地址， 较低的有效字节存放在较低的存储器地址。较低的有效字节存放在较低的存储器地址。 大端：大端： 较高的有效字节存放在较低的存储器地址，较较高的有效字节存放在较低的存储器

16、地址，较 低的有效字节存放在较高的存储器地址。低的有效字节存放在较高的存储器地址。 4 4、主存储器的主要技术指标、主存储器的主要技术指标 主存储器的主要性能指标主存储器的主要性能指标: :主存容量主存容量、存储器存取时、存储器存取时 间和存储周期时间间和存储周期时间（存储速度）（存储速度）等。等。 （1 1）存储容量）存储容量 按字节或按字寻址，容量为多少字节，单位：按字节或按字寻址，容量为多少字节，单位：KBKB （2 210 10）， ），MBMB（2 220 20）， ），GBGB（2 230 30）； ）；地址线数决定最大直接地址线数决定最大直接 寻址空间大小（寻址空间大小（n n位

17、地址：位地址：2 2n n）。）。 （2 2）存取时间）存取时间（存储器访问时间）（存储器访问时间）( (或读或读/ /写时间写时间) ) （memory access timememory access time）指启动一次存储器操作到完成）指启动一次存储器操作到完成 该操作所经历的时间。该操作所经历的时间。 * *读出时间：读出时间：指从指从CPUCPU向向MEMMEM发出有效地址和读命令开始，发出有效地址和读命令开始， 直到将被选单元的内容读出为止所用的时间。直到将被选单元的内容读出为止所用的时间。 * *写入时间：写入时间：指从指从CPUCPU向向MEMMEM发出有效地址和写命令开始，

18、发出有效地址和写命令开始， 直到信息写入被选中单元为止所用的时间。直到信息写入被选中单元为止所用的时间。 (4)(4) 存储器的带宽存储器的带宽（单位时间内存储器存取的信（单位时间内存储器存取的信 息量）息量）位位/ /秒秒 与存储周期有关。与存储周期有关。 如：存储周期如：存储周期500ns,500ns,每个存储周期访问每个存储周期访问1616位，则位，则存储器的存储器的 带宽为带宽为32M32M位位/ /秒。（秒。（5005001010 9 9： ：16161 1：x,x=32Mb/sx,x=32Mb/s） （3 3） 存储周期存储周期（又称读（又称读/ /写周期，或访问周期）写周期，或访

19、问周期） CPUCPU连续启动两次独立的存储器操作所需间隔的最连续启动两次独立的存储器操作所需间隔的最 小时间。（目前一般存储器可达几纳秒（小时间。（目前一般存储器可达几纳秒（nsns） 提高存储器带宽，可采用以下措施提高存储器带宽，可采用以下措施 （1 1）缩短存取周期）缩短存取周期 （2 2）增加存储字长）增加存储字长 （3 3）增加存储体）增加存储体 芯片容量芯片容量 二、半导体存储芯片简介（二、半导体存储芯片简介（P74） 1. 1. 半导体存储芯片的基本结构半导体存储芯片的基本结构 译译 码码 驱驱 动动 存存 储储 矩矩 阵阵 读读 写写 电电 路路 1K1K4 4位位 16K16

20、K1 1位位 8K8K8 8位位 片选线片选线 读读/ /写控制线写控制线 地地 址址 线线 数数 据据 线线 地址线地址线（单向）（单向） 数据线数据线（双向）（双向） 10 4 14 1 13 8 CSCE WE （低电平写（低电平写 高电平读）高电平读） OE（允许读）（允许读） WE （允许写）（允许写） 存储芯片片选线的作用存储芯片片选线的作用 用用 16K 16K 1 1位位 的存储芯片组成的存储芯片组成 64K 64K 8 8位位 的存储器的存储器 3232片片 当地址为当地址为 65 535 65 535 时，此时，此 8 8 片的片选有效片的片选有效 8 8片片 16K 16

21、K 1 1位位 8 8片片 16K16K 1 1位位 8 8片片 16K16K 1 1位位 8 8片片 16K 16K 1 1位位 地址为： 0000H 3FFFH 片选00 4000H 7FFFH 片选01 8000H BFFFH 片选10 C000H FFFFH 片选11 0,0 15,015,7 0,7 读读/写控制电路写控制电路 地地 址址 译译 码码 器器 字线字线 0 15 168矩阵矩阵 07 D 07 D 位线位线 读读 / 写选通写选通 A 3 A 2 A 1 A 0 2. 2. 半导体存储芯片的译码驱动方式半导体存储芯片的译码驱动方式 (1) (1) 线选法线选法 0 0

22、0 0 0,00,7 0 07 D 07 D 读读/ /写选通写选通 读读/ /写控制电路写控制电路 16X1字节 特点： 用一根 字选择 线，直 接选中 一个存 储单元 中的各 位，即 1字节。 A 3 A 2 A 1 A 0 A 4 0,310,0 31,031,31 Y Y 地址译码器地址译码器 X X 地地 址址 译译 码码 器器 3232 矩阵矩阵 A 9 I/O A 8 A 7 A 56 A Y0Y31 X 0 X 31 D 读读/ /写写 (2) (2) 重合法重合法 00000 0 0 0 0 0 0,0 31,0 0,31 I/O D 0,0 读读 1024X1位 特点： 用

23、X、Y 两个方 向的地 址决定 该单元 的选择， 每次选 中矩阵 中一位， 即1比 特。 三、随机存取存储器三、随机存取存储器 ( RAM )( RAM ) 1. 1. 静态静态 RAM (SRAM)RAM (SRAM) (1) (1) 静态静态 RAM RAM 基本电路基本电路 A 触发器非端触发器非端 1 T 4 T触发器触发器 5TT6、 行开关行开关 7TT8、 列开关列开关 7TT8、 一列共用一列共用 A 触发器原触发器原端端 T1 T4 T5T6 T7T8 A A 写放大器写放大器写放大器写放大器 DIN 写选择写选择读选择读选择 DOUT 读放读放 位线位线A A位线位线A A

24、 列地址选择列地址选择 行地址选择行地址选择 T1 T4 A T1 T4 T5T6 T7T8 A 写放大器写放大器写放大器写放大器 DIN 写选择写选择读选择读选择 读放读放 位线位线A A 位线位线A A 列地址选择列地址选择 行地址选择行地址选择 DOUT 静态静态 RAM RAM 基本电路的基本电路的 读读 操作操作 行选行选 T5、T6 导通导通 T7、T8导通导通 列选列选 读放读放DOUT VAT6T8 DOUT 读选择有效读选择有效 T1 T4 T5T6 T7T8 A A DIN 位线位线A位线位线A 列地址选择列地址选择 行地址选择行地址选择 写放写放写放写放 读放读放 DOU

25、T 写选择写选择读选择读选择 静态静态 RAM RAM 基本电路的基本电路的 写写 操作操作 行选行选T5、T6 导通导通 两个写放两个写放 DIN 列选列选T7、T8导通导通 （左左） 反相反相T5A （右右） T8T6A DIN DIN T7 写选择有效写选择有效 T1 T4 (2) (2) 静态静态 RAM RAM 芯片举例芯片举例 Intel 2114 Intel 2114 外特性外特性 存储容量存储容量 1K1K4 4 位位 I/O1 I/O2 I/O3 I/O4 A 0 A8 A 9 WECS VCCGND Intel 2114 Intel 2114 RAM Intel 2114

26、RAM 矩阵矩阵 (64 (64 64) 64) 读读 A3 A4 A5 A6 A7 A8 A0 A1 A2 A9 15 031 1647 3263 48 150311647326348 读写电路读写电路读写电路读写电路读写电路读写电路读写电路读写电路 0 1 63 0 15 行行 地地 址址 译译 码码 列列 地地 址址 译译 码码 I/O1I/O2I/O3I/O4 WE CS 第一第一组组第二第二组组第三第三组组第四第四组组 15 031 1647 3263 48 150311647326348 读写电路读写电路读写电路读写电路读写电路读写电路读写电路读写电路 0 1 63 0 15 行行

27、 地地 址址 译译 码码 列列 地地 址址 译译 码码 I/O1I/O2I/O3I/O4 WE CS 第一第一组组第二第二组组第三第三组组第四第四组组 0 0 0 0 0 0 0 0 0 0 Intel 2114 RAM Intel 2114 RAM 矩阵矩阵 (64 (64 64) 64) 读读 第一第一组组第二第二组组第三第三组组第四第四组组 15 031 1647 3263 48 150311647326348 读写电路读写电路读写电路读写电路读写电路读写电路读写电路读写电路 0 1 63 0 15 行行 地地 址址 译译 码码 列列 地地 址址 译译 码码 I/O1I/O2I/O3I/

28、O4 WE CS 0 0 0 0 0 0 0 0 0 0 Intel 2114 RAM Intel 2114 RAM 矩阵矩阵 (64 (64 64) 64) 读读 150311647326348 第一第一组组第二第二组组第三第三组组第四第四组组 Intel 2114 RAM 矩阵矩阵 (64 64) 读读 15 031 1647 3263 48 150311647326348 读写电路读写电路读写电路读写电路读写电路读写电路读写电路读写电路 0 1 63 0 15 行行 地地 址址 译译 码码 列列 地地 址址 译译 码码 I/O1I/O2I/O3I/O4 WE CS 0 0 0 0 0 0

29、 0 0 0 0 150311647326348 0 164832 15 031 1647 3263 48 150311647326348 读写电路读写电路读写电路读写电路读写电路读写电路读写电路读写电路 0 1 63 0 15 行行 地地 址址 译译 码码 列列 地地 址址 译译 码码 I/O1I/O2I/O3I/O4 WE CS 0 0 0 0 0 0 0 0 0 0 150311647326348 0 164832 第一组第一组第二组第二组第三组第三组第四组第四组 Intel 2114 RAM 矩阵矩阵 (64 64) 读读 0163248 CS WE 15 031 1647 3263

30、48 150311647326348 读写电路读写电路读写电路读写电路读写电路读写电路读写电路读写电路 0 1 63 0 15 行行 地地 址址 译译 码码 列列 地地 址址 译译 码码 I/O1I/O2I/O3I/O4 WE CS 0 164832 第一组第一组第二组第二组第三组第三组第四组第四组 Intel 2114 RAM 矩阵矩阵 (64 64) 读读 150311647326348 0163248 0 0 0 0 0 0 0 0 0 0 15 031 1647 3263 48 150311647326348 读写电路读写电路读写电路读写电路读写电路读写电路读写电路读写电路 0 1 6

31、3 0 15 行行 地地 址址 译译 码码 列列 地地 址址 译译 码码 I/O1I/O2I/O3I/O4 WE CS 0 0 0 0 0 0 0 0 0 0 第一组第一组第二组第二组第三组第三组第四组第四组 Intel 2114 RAM 矩阵矩阵 (64 64) 读读 150311647326348 0163248 0 164832 15 031 1647 3263 48 150311647326348 读写电路读写电路读写电路读写电路读写电路读写电路读写电路读写电路 0 1 63 0 15 行行 地地 址址 译译 码码 列列 地地 址址 译译 码码 I/O1I/O2I/O3I/O4 WE

32、CS 0 0 0 0 0 0 0 0 0 0 第一组第一组第二组第二组第三组第三组第四组第四组 Intel 2114 RAM Intel 2114 RAM 矩阵矩阵 (64 (64 64) 64) 读读 150311647326348 0163248 读写电路读写电路读写电路读写电路读写电路读写电路读写电路读写电路 0 164832 15 031 1647 3263 48 150311647326348 读写电路读写电路读写电路读写电路读写电路读写电路读写电路读写电路 0 1 63 0 15 行行 地地 址址 译译 码码 列列 地地 址址 译译 码码 I/O1I/O2I/O3I/O4 WE C

33、S 0 0 0 0 0 0 0 0 0 0 第一组第一组第二组第二组第三组第三组第四组第四组 Intel 2114 RAM Intel 2114 RAM 矩阵矩阵 (64 (64 64) 64) 读读 150311647326348 0163248 读写电路读写电路读写电路读写电路读写电路读写电路读写电路读写电路 0 164832 I/O1I/O2I/O3I/O4 A3 A4 A5 A6 A7 A8 A0 A1 A2 A9 15 031 1647 3263 48 150311647326348 读写电路读写电路读写电路读写电路读写电路读写电路读写电路读写电路 0 1 63 0 15 行行 地地

34、 址址 译译 码码 列列 地地 址址 译译 码码 I/O1I/O2I/O3I/O4 WE CS 第一组第一组第二组第二组第三组第三组第四组第四组 Intel 2114 RAM 矩阵矩阵 (64 64) 写写 15 031 1647 3263 48 150311647326348 读写电路读写电路读写电路读写电路读写电路读写电路读写电路读写电路 0 1 63 0 15 行行 地地 址址 译译 码码 列列 地地 址址 译译 码码 I/O1I/O2I/O3I/O4 WE CS 第一组第一组第二组第二组第三组第三组第四组第四组 0 0 0 0 0 0 0 0 0 0 Intel 2114 RAM 矩阵

35、矩阵 (64 64) 写写 第一组第一组第二组第二组第三组第三组第四组第四组 15 031 1647 3263 48 150311647326348 读写电路读写电路读写电路读写电路读写电路读写电路读写电路读写电路 0 1 63 0 15 行行 地地 址址 译译 码码 列列 地地 址址 译译 码码 I/O1I/O2I/O3I/O4 WE CS 0 0 0 0 0 0 0 0 0 0 Intel 2114 RAM 矩阵矩阵 (64 64) 写写 150311647326348 第一组第一组第二组第二组第三组第三组第四组第四组 Intel 2114 RAM 矩阵矩阵 (64 64) 写写 15 0

36、31 1647 3263 48 150311647326348 读写电路读写电路读写电路读写电路读写电路读写电路读写电路读写电路 0 1 63 0 15 行行 地地 址址 译译 码码 列列 地地 址址 译译 码码 I/O1I/O2I/O3I/O4 WE CS 0 0 0 0 0 0 0 0 0 0 150311647326348 WE CS 0 164832 第一组第一组第二组第二组第三组第三组第四组第四组 Intel 2114 RAM Intel 2114 RAM 矩阵矩阵 (64 (64 64) 64) 写写 I/O1I/O2I/O3I/O4 WE CS 15 031 1647 3263

37、48 150311647326348 读写电路读写电路读写电路读写电路读写电路读写电路读写电路读写电路 0 1 63 0 15 行行 地地 址址 译译 码码 列列 地地 址址 译译 码码 0 0 0 0 0 0 0 0 0 0 150311647326348 I/O1I/O2I/O3I/O4 0 164832 第一组第一组第二组第二组第三组第三组第四组第四组 Intel 2114 RAM Intel 2114 RAM 矩阵矩阵 (64 (64 64) 64) 写写 I/O1I/O2I/O3I/O4 WE CS 15 031 1647 3263 48 150311647326348 读写电路读写

38、电路读写电路读写电路读写电路读写电路读写电路读写电路 0 1 63 0 15 行行 地地 址址 译译 码码 列列 地地 址址 译译 码码 0 0 0 0 0 0 0 0 0 0 150311647326348 I/O1I/O2I/O3I/O4 读写电路读写电路读写电路读写电路读写电路读写电路读写电路读写电路 0 164832 第一组第一组第二组第二组第三组第三组第四组第四组 Intel 2114 RAM Intel 2114 RAM 矩阵矩阵 (64 (64 64) 64) 写写 I/O1I/O2I/O3I/O4 WE CS 15 031 1647 3263 48 15031164732634

39、8 读写电路读写电路读写电路读写电路读写电路读写电路读写电路读写电路 0 1 63 0 15 行行 地地 址址 译译 码码 列列 地地 址址 译译 码码 0 0 0 0 0 0 0 0 0 0 150311647326348 I/O1I/O2I/O3I/O4 读写电路读写电路读写电路读写电路读写电路读写电路读写电路读写电路 0 164832 第一组第一组第二组第二组第三组第三组第四组第四组 Intel 2114 RAM Intel 2114 RAM 矩阵矩阵 (64 (64 64) 64) 写写 I/O1I/O2I/O3I/O4 15 031 1647 3263 48 150311647326

40、348 读写电路读写电路读写电路读写电路读写电路读写电路读写电路读写电路 0 1 63 0 15 行行 地地 址址 译译 码码 列列 地地 址址 译译 码码 WE CS 0 0 0 0 0 0 0 0 0 0 150311647326348 读写电路读写电路读写电路读写电路读写电路读写电路读写电路读写电路 I/O1I/O2I/O3I/O4 0 164832 第一组第一组第二组第二组第三组第三组第四组第四组 Intel 2114 RAM Intel 2114 RAM 矩阵矩阵 (64 (64 64) 64) 写写 I/O1I/O2I/O3I/O4 15 031 1647 3263 48 1503

41、11647326348 读写电路读写电路读写电路读写电路读写电路读写电路读写电路读写电路 0 1 63 0 15 行行 地地 址址 译译 码码 列列 地地 址址 译译 码码 WE CS 0 0 0 0 0 0 0 0 0 0 150311647326348 I/O1I/O2I/O3I/O4 读写电路读写电路读写电路读写电路读写电路读写电路读写电路读写电路 0163248 0 164832 A CS DOUT 地址有效地址有效 地址失效地址失效 片选失效片选失效 数据有效数据有效数据稳定数据稳定 高阻高阻 (3) 静态静态 RAM 读读 时序时序 t A t CO t OHA t OTD t R

42、C 片选有效片选有效 读周期读周期 t tRC RC 地址有效 地址有效 下一次地址有效下一次地址有效读时间读时间 t tA A 地址有效 地址有效数据稳定数据稳定 t tCO CO 片选有效 片选有效数据稳定数据稳定t tOTD OTD 片选失效 片选失效输出高阻输出高阻t tOHA OHA 地址失效后的 地址失效后的数据维持时间数据维持时间 A CS WE D OUT D IN (4) (4) 静态静态 RAM (2114) RAM (2114) 写写 时序时序 t WC t W t AW t DW t DH t WR 写周期写周期 t tWC WC 地址有效 地址有效下一次地址有下一次地

43、址有 效效 写时间写时间 t tW W 写命令 写命令 WEWE 的有效时间的有效时间 t tAW AW 地址有效地址有效片选有效的滞后时间片选有效的滞后时间 t tWR WR 片选失效片选失效下一次地址有效下一次地址有效 t tDW DW 数据稳定 数据稳定 WE WE 失效失效t tDH DH WE WE 失效后的数据维持时间失效后的数据维持时间 DD 预充电信号预充电信号 读选择线读选择线 写数据线写数据线 写选择线写选择线 读数据线读数据线 V Cg T4 T3 T2 T1 (1)(1)动态动态 RAM RAM 基本单元电路基本单元电路 2. 2. 动态动态 RAM ( DRAM )R

44、AM ( DRAM ) 三管工作原理：三管工作原理： 定义定义: : “1”Cg“1”Cg上有足够的电荷上有足够的电荷 “0”-Cg0”-Cg上无电荷或电荷上无电荷或电荷 很少很少 读出读出: : 读数据线预充电至读数据线预充电至 “1”1”，读选择线，读选择线“1”1”，T T2 2 导通。导通。 若若CgCg上充有电荷，上充有电荷，T T1 1导导 通，读数据线经通，读数据线经T T1 1、T T2 2接地，接地， 读数据线为读数据线为“0”0”。 若若CgCg上无电荷，上无电荷，T T1 1截止，截止， 读数据线为读数据线为“1 1”。 写入写入: :在写选择线上加在写选择线上加“1”1

45、”， 在写数据线上加写入信号在写数据线上加写入信号 ， T T3 3导通。导通。 CgCg随写入信号随写入信号 而充电或放电（而充电或放电（“0”0”放电，放电， “1”1”充电）。若充电）。若T T3 3截止，截止， CgCg的电压保持不变。的电压保持不变。 读出与原存信息相反读出与原存信息相反 写入与输入信息相同写入与输入信息相同 单管工作原理 (1)(1)读数据读数据 字线来字线来“1”1”，T T导通导通. . 1) 1)若若C CS S有电荷有电荷T T管在数据线管在数据线 上产生电流上产生电流可视为读出可视为读出“1”1” 2 2）若若C CS S无无电荷电荷T T管在数据线管在数

46、据线 不产生读电流不产生读电流可视为读出可视为读出“0”0” 操作。操作。 读完成后，读完成后，C CS S上的电荷被泄上的电荷被泄 放完，因此是破坏性读出，必放完，因此是破坏性读出，必 须采用重写再生措施。须采用重写再生措施。 （2 2）写数据）写数据 字线来字线来“1”1”，T T导通。导通。 1 1）若数据线为高电平若数据线为高电平，经，经T T管管 对对C CS S充电充电使其存使其存“1”1” 2 2）若数据线为低电平，则）若数据线为低电平，则CsCs经经 T T管放电，使其无电荷而存管放电，使其无电荷而存 “0 0”。 数据线数据线 Cs T 字线字线 读出读出时数据线时数据线有有

47、电流为电流为 “1”,1”,无无电流为电流为“0”0”。 写入时写入时 C CS S 充电为 充电为“1”1”， 放电为放电为“0”0”。 单元单元 电路电路 读读 写写 控控 制制 电电 路路 列列 地地 址址 译译 码码 器器 读选择线读选择线 写选择线写选择线 D 行行 地地 址址 译译 码码 器器 0 0 1 1 31 31 1 A9 A8 A7 A6 A5 31 A4A3A2A1A0 刷新放大器刷新放大器 写写 数数 据据 线线 读读 数数 据据 线线 0 (2) (2) 动态动态 RAM RAM 芯片举例芯片举例 三管动态三管动态 RAM RAM 芯片芯片 (Intel 1103)

48、 (Intel 1103) 读读 0 0 0 0 0 00000 0 D 0 0 读读 写写 控控 制制 电电 路路 A9 A8 A7 A6 A5 读读 写写 控控 制制 电电 路路 列列 地地 址址 译译 码码 器器 读选择线读选择线 写选择线写选择线 D 单元单元 电路电路 行行 地地 址址 译译 码码 器器 0 0 1 1 31 31 131 A4A3A2A1A0 刷新放大器刷新放大器 写写 数数 据据 线线 读读 数数 据据 线线 0 三管动态三管动态 RAM RAM 芯片芯片 (Intel 1103) 写写 1 1 1 1 1 三管动态三管动态 RAM RAM 芯片芯片 (Intel

49、 1103) (Intel 1103) 写写 A9 A8 A7 A6 A5 读读 写写 控控 制制 电电 路路 列列 地地 址址 译译 码码 器器 读选择线读选择线 写选择线写选择线 D 单元单元 电路电路 行行 地地 址址 译译 码码 器器 0 0 1 1 31 31 131 A4A3A2A1A0 刷新放大器刷新放大器 写写 数数 据据 线线 读读 数数 据据 线线 0 A9 A8 A7 A6 A5 读读 写写 控控 制制 电电 路路 列列 地地 址址 译译 码码 器器 读选择线读选择线 写选择线写选择线 D 单元单元 电路电路 行行 地地 址址 译译 码码 器器 0 0 1 1 31 31

50、 131 A4A3A2A1A0 刷新放大器刷新放大器 写写 数数 据据 线线 读读 数数 据据 线线 0 1 1 1 1 1 三管动态三管动态 RAM RAM 芯片芯片 (Intel 1103) (Intel 1103) 写写 A9 A8 A7 A6 A5 读读 写写 控控 制制 电电 路路 列列 地地 址址 译译 码码 器器 读选择线读选择线 写选择线写选择线 D 单元单元 电路电路 行行 地地 址址 译译 码码 器器 0 0 1 1 31 31 131 A4A3A2A1A0 刷新放大器刷新放大器 写写 数数 据据 线线 读读 数数 据据 线线 0 01000 1 1 1 1 1 三管动态三

51、管动态 RAM RAM 芯片芯片 (Intel 1103) (Intel 1103) 写写 A9 A8 A7 A6 A5 读读 写写 控控 制制 电电 路路 列列 地地 址址 译译 码码 器器 读选择线读选择线 写选择线写选择线 D 单元单元 电路电路 行行 地地 址址 译译 码码 器器 0 0 1 1 31 31 131 A4A3A2A1A0 刷新放大器刷新放大器 写写 数数 据据 线线 读读 数数 据据 线线 0 1 1 1 1 1 1 01000 1 1 三管动态三管动态 RAM RAM 芯片芯片 (Intel 1103) (Intel 1103) 写写 A9 A8 A7 A6 A5 读

52、读 写写 控控 制制 电电 路路 列列 地地 址址 译译 码码 器器 读选择线读选择线 写选择线写选择线 D 单元单元 电路电路 行行 地地 址址 译译 码码 器器 0 0 1 1 31 31 131 A4A3A2A1A0 刷新放大器刷新放大器 写写 数数 据据 线线 读读 数数 据据 线线 0 D 1 1 1 1 1 01000 1 三管动态三管动态 RAM RAM 芯片芯片 (Intel 1103) (Intel 1103) 写写 A9 A8 A7 A6 A5 读读 写写 控控 制制 电电 路路 列列 地地 址址 译译 码码 器器 读选择线读选择线 写选择线写选择线 D 单元单元 电路电路

53、 行行 地地 址址 译译 码码 器器 0 0 1 1 31 31 131 A4A3A2A1A0 刷新放大器刷新放大器 写写 数数 据据 线线 读读 数数 据据 线线 0 D 1 1 1 1 1 01000 1 三管动态三管动态 RAM RAM 芯片芯片 (Intel 1103) (Intel 1103) 写写 读读 写写 控控 制制 电电 路路 A9 A8 A7 A6 A5 读读 写写 控控 制制 电电 路路 列列 地地 址址 译译 码码 器器 读选择线读选择线 写选择线写选择线 D 单元单元 电路电路 行行 地地 址址 译译 码码 器器 0 0 1 1 31 31 131 A4A3A2A1A

54、0 刷新放大器刷新放大器 写写 数数 据据 线线 读读 数数 据据 线线 0 D 1 1 1 1 1 01000 1 三管动态三管动态 RAM RAM 芯片芯片 (Intel 1103) (Intel 1103) 写写 读读 写写 控控 制制 电电 路路 A9 A8 A7 A6 A5 读读 写写 控控 制制 电电 路路 列列 地地 址址 译译 码码 器器 读选择线读选择线 写选择线写选择线 D 单元电路单元电路 行行 地地 址址 译译 码码 器器 0 0 1 1 31 31 131 A4A3A2A1A0 刷新放大器刷新放大器 写写 数数 据据 线线 读读 数数 据据 线线 0 D 1 1 1

55、1 1 01000 1 三管动态三管动态 RAM RAM 芯片芯片 (Intel 1103) (Intel 1103) 写写 读读 写写 控控 制制 电电 路路 时序与控制时序与控制 行时钟行时钟 列时钟列时钟 写时钟写时钟 WE RAS CAS A 6 A 0 存储单元阵列存储单元阵列 基准单元基准单元 行行 译译 码码 列译码器列译码器 再生放大器再生放大器 列译码器列译码器 读读 出出 放放 大大 基准单元基准单元 存储单元阵列存储单元阵列 行行 译译 码码 I/O 缓存器缓存器 数据输出数据输出 驱动驱动 数据输入数据输入 寄存器寄存器 DIN DOUT 行地址行地址 缓存器缓存器 列

56、地址列地址 缓存器缓存器 单管动态单管动态 RAM 4116 (16K RAM 4116 (16K 1 1位位) ) 外特性外特性 DIN DOUT A 6 A 0 读放大器读放大器 读放大器读放大器 读放大器读放大器 06364127 128 根行线根行线 Cs 0 127 1 128 列列 选选 择择 读读/写线写线 数据输入数据输入I/O缓冲缓冲输出驱动输出驱动 DOUT DIN Cs 4116 (16K 4116 (16K 1 1位位) ) 芯片芯片 读读 原理原理 读放大器读放大器 读放大器读放大器 读放大器读放大器 63 0 0 0 I/O缓冲缓冲输出驱动输出驱动 OUT D 读放

57、大器读放大器 读放大器读放大器 读放大器读放大器 06364127 128 根行线根行线 Cs 0 127 1 128 列列 选选 择择 读读/写线写线 数据输入数据输入I/O缓冲缓冲输出驱动输出驱动 DOUT DIN Cs 4116 (16K4116 (16K1 1位位) ) 芯片芯片 写写 原理原理 数据输入数据输入 I/O缓冲缓冲I/O缓冲缓冲 DIN 读出放大器读出放大器 读放大器读放大器 63 0 (3) (3) 动态动态 RAM RAM 时序时序 行、列地址分开传送行、列地址分开传送 写时序写时序 行地址行地址 RAS RAS 有效有效 写允许写允许 WE WE 有效有效( (高高

58、) ) 数据数据 D DOUT OUT 有效 有效 数据数据 D DIN IN 有效 有效 读时序读时序 行地址行地址 RAS RAS 有效有效 写允许写允许 WE WE 有效有效( (低低) ) 列地址列地址 CAS CAS 有效有效 列地址列地址 CAS CAS 有效有效 (4) (4) 动态动态 RAM RAM 刷新刷新 刷新与行地址有关（刷新周期：刷新与行地址有关（刷新周期：2ms2ms） 集中刷新集中刷新 （存取周期为存取周期为0.50.5 s s ） “死时间率死时间率” ” 为为 128/4 000 100% = 3.2% “死区死区” 为为 0.5 s s 128 = 64 s

59、 s 周期序号周期序号 地址序号地址序号 tc 0123871 387201 tctctctc 3999 V W01127 读读/写或维持写或维持刷刷新新读读/写或维持写或维持 3872 个周期个周期 （1936 s s） 128个周期个周期 （64 s s） 刷新时间间隔刷新时间间隔 （2 ms） 刷新序号刷新序号 tc X tc Y 以以128128128 128 矩阵为例矩阵为例 将原存的信息读出，将原存的信息读出， 再由刷新放大器形再由刷新放大器形 成原信息并重新写成原信息并重新写 入入。 tC = = tM + + tR 读写读写 刷新刷新 无无 “ “死区死区” 分散刷新（存取周期

60、为分散刷新（存取周期为1 1 s s ） ( (存取周期为存取周期为 0.5 0.5 s + 0.5 s + 0.5 s )s ) 以以 128128 128 128 矩阵为例矩阵为例 W/R REF 0 W/R tRt M tC REF 126 REF 127 REF W/RW/RW/RW/R 刷新间隔刷新间隔128个存取周期个存取周期 分散刷新与集中刷新相结合（异步刷新）分散刷新与集中刷新相结合（异步刷新） 对于对于 128 128 128 128 的存储芯片（存取周期为的存储芯片（存取周期为 0.5 0.5 s s ） 将刷新安排在指令译码阶段，不会出现将刷新安排在指令译码阶段，不会出现