第4章--组合逻辑电路

1、2021-7-11 2021-7-12 CMOS和TTL各种门电路的判断及分析 CMOS门的特点？ CMOS门使用时要特别注意什么？ TTL门使用时要特别注意什么？ CMOS门和TTL门的接口电路要考虑哪两个问题？ 2021-7-13 数字电路数字电路 组合逻辑电路组合逻辑电路 时序逻辑电路时序逻辑电路 任一时刻的输出仅取决于任一时刻的输出仅取决于 该时刻的输入，与电路原来的该时刻的输入，与电路原来的 状态无关。状态无关。 任一时刻的输出不仅取决任一时刻的输出不仅取决 于现时的输入，而且还与电路于现时的输入，而且还与电路 原来状态原来状态 有关。有关。 2021-7-14 小规模集成电路是指每

2、片在十个门以下的集成芯片。 所谓组合逻辑电路的分析，就是根据给定的逻辑 电路图，求出电路的逻辑功能。 分分 析析 已知逻辑电路已知逻辑电路说明逻辑功能说明逻辑功能 2021-7-15 分析方法步骤：分析方法步骤： 组合逻辑组合逻辑 电路图电路图 写出逻辑写出逻辑 表达式表达式 化简化简 列真值表列真值表说明逻辑功能说明逻辑功能 2021-7-16 逻辑图逻辑图 逻辑表逻辑表 达式达式 1 1 最简与或最简与或 表达式表达式 化简 2 )( 1 ABY )( 2 BCY )( 3 CAY Y 2 CABCABY 从输入到输出 逐级写出 )()()()( 321 CABCABYYYY 2021-7

3、-17 最简与或最简与或 表达式表达式 3 真值表真值表 CABCABY 3 4 电路的逻电路的逻 辑功能辑功能 当输入当输入A、B、 C中有中有2 2个或个或3 3 个为个为1 1时，输时，输 出出Y为为1 1，否则，否则 输出输出Y为为0 0。所。所 以这个电路实以这个电路实 际上是一种际上是一种3 3 人表决用的组人表决用的组 合电路：只要合电路：只要 有有2票或票或3票同票同 意，表决就通意，表决就通 过。过。 4 0 0 0 1 0 1 1 1 2021-7-18 仿真仿真 2021-7-19 S BA ABBA BABA ABBABA ABBABA BFAF FF )( )()(

4、)()( )()( )( 11 32 ABABFC)( 1 2021-7-110 表3-2 例3-2真值表 该电路实现两个一位 二进制数相加的功能。S 是它们的和，C是向高位 的进位。由于这一加法器 电路没有考虑低位的进位， 所以称该电路为半加器。 根据S和C的表达式，将原 电路图改画成图3-2（b） 所示的逻辑图。 图3-2（b）逻辑图仿真仿真 2021-7-111 与分析过程相反，组合逻辑电路的设计是根据给 定的实际逻辑问题，求出实现其逻辑功能的最简单的 逻辑电路。 设设 计计 根据实际根据实际 逻辑问题逻辑问题 最简单逻最简单逻 辑电路辑电路 2021-7-112 形式变换形式变换 写出

5、表达式写出表达式 并简化并简化 设计步骤：设计步骤： 确定输入、输出确定输入、输出 列出真值表列出真值表 分析题意，将设计分析题意，将设计 要求转化为逻辑关要求转化为逻辑关 系，这一步为设计系，这一步为设计 组合逻辑电路的关键组合逻辑电路的关键 根据设根据设 计要求计要求 根据设计所用根据设计所用 芯片要求芯片要求 画逻辑电路图画逻辑电路图 选择所需选择所需 门电路门电路 2021-7-113 2. 组合逻辑电路设计方法举例。 例： 一火灾报警系统，设有烟感、温感和紫 外光感三种类型的火灾探测器。为了防止误报警， 只有当其中有两种或两种以上类型的探测器发出火 灾检测信号时，报警系统产生报警控制

6、信号。设计 一个产生报警控制信号的电路。 解：(1)分析设计要求，设输入输出变量并逻辑赋值； 输入变量：烟感A 、温感B，紫外线光感C； 输出变量：报警控制信号Y。 逻辑赋值：用1表示肯定，用0表示否定。 2021-7-114 (2)列真值表； 把逻辑关系转换成数字表示形式: 表3-2 例3-3真值表 (3) 由真值表写逻辑表 达式，并化简； 化简得最简式： ABCABCCABBCAY 2021-7-115 图3-3 例3-3的逻辑电路图 (4) 画逻辑电路图： 用与非门实现，其逻辑图与例3-1相同。 如果作以下变换： 用一个与或非门加一个非门就可以实现， 其逻辑电路图如图3-3所示。 )(B

7、CACABY 2021-7-116 2021-7-117 人们为解决实践上遇到的各种逻辑问题，设计 了许多逻辑电路。然而，我们发现，其中有些逻辑 电路经常、大量出现在各种数字系统当中。为了方 便使用，各厂家已经把这些逻辑电路制造成中规模 集成的组合逻辑电路产品。 比较常用的有编码器、译码器、数据选择器、 加法器和数值比较器等等。下面分别进行介绍。 2021-7-118 生活中常用十进制数及文字、符号等表示事物。 数字电路只能以二进制信号工作。 用二进制代码表示文字、符号或者数码等特定 对象的过程，称为编码。 实现编码的逻辑电路，称为编码器。 编码器 译码器 2021-7-119 对M个信号编码

8、时，应如何确定位数N？ N位二进制代码可以表示多少多少个信号？ 例：对101键盘编码时，采用几几位二进制代码？ 编码原则：N位二进制代码可以表示2N个信号， 则对M个信号编码时，应由2N M来确定位数N。 例：对101键盘编码时，采用了7位二进制代码 ASC码。27128101。 目前经常使用的编码器有普通编码器和优先编码 器两种。 2021-7-120 定义：任何时刻只允许输入一个有效编码请 求信号，否则输出将发生混乱。 举例：以一个三位二进制普通编码器为例， 说明普通编码器的工作原理。 图3-4 普通编码器的方框图 输入：八个信号（对象） I0I7 （二值量） 八个病房呼叫请求 输出：三位

9、二进制代码 Y2Y1Y0 称八线三线编码器 对病房编码 2021-7-121 I0 I1 I2 I3 I4 I5 I6 I7Y2Y1Y0 表3-4 编码器输入输出的对应关系 设输入信号为1表示对该输入进行编码。 任何时刻只允许输 入一个编码请求 表达式、电路图？ 其它输入取值组合不允许出现，为无关项。 2021-7-122 75310 76321 76542 IIIIY IIIIY IIIIY 2021-7-123 在优先编码器中，允许同时输入两个以上的有 效编码请求信号。 当几个输入信号同时出现时，只对其中优先权 最高的一个进行编码。 优先级别的高低由设计者根据输入信号的轻重 缓急情况而定。

10、如根据病情而设定优先权。 2021-7-124 图3-5 74LS148的逻辑符号 输入端 输出端 选通输出端 选通输入端 扩展端 2021-7-125 表3-5 74LS148电路的功能表 例：八线三线优先编码器74LS148 2021-7-126 74LS148的逻辑功能描述： (1) 编码输入端：逻辑符号输入端 上 面均有“”号，这表示编码输入低电平有效。 I0I7 低电平 有效 允许编码， 但无有效 编码请求 优先权 最高 2021-7-127 (2) 编码输出端： 从功能表可以看出， 74LS148编码器的编码输出是反码。 Y2、Y1、Y0 2021-7-128 （3） 选通输入端：

11、只有在 = 0时，编码器才处 于工作状态；而在 = 1时，编码器处于禁止状态， 所有输出端均被封锁为高电平。 S 禁止 状态 工作 状态 S 2021-7-129 允许编码， 但无有效编 码请求 正在优先 编码 （4）选通输出端YS 和扩展输出端YEX ：为扩 展编码器功能而设置。 2021-7-130 低电 平 2021-7-131 )( )( )( SIIIIIIIIIIY SIIIIIIIIY SIIIIY 64216435670 542345671 45672 4567 2 )(IIIIY 选通信号 )(SIIIIY 45672 2021-7-132 )( )( )( SIIIIIII

12、I SSIIIIIIIIY SIIIIIIIIY EX S 01234567 01234567 01234567 为0时，电路工作 无编码输入 为0时，电路工作 有编码输入 2021-7-133 以上通过对74LS148编码器逻辑功能的分析， 介绍了通过MSI器件逻辑功能表了解集成器件功能 的方法。 要求初步具备查阅器件手册的能力。不要求背 74LS148的功能表。 2021-7-134 15 A 14 A 13 A 12 A 11 A 10 A 9 A 8 A 7 A 6 A 5 A 4 A 3 A 2 A 1 A 0 A EX Y 2 Y 1 Y 0 Y 7 I 6 I 5 I 4 I 3

13、 I 2 I 1 I 0 I S S Y 74LS148 EX Y 2 Y 1 Y 0 Y 7 I 6 I 5 I 4 I 3 I 2 I 1 I 0 I S S Y 74LS148 3 G 3 Z 0 G 0 Z 2 G 2 Z 1 G 1 Z 例：例：试用两片试用两片74LS148组成组成16线线4线优先编码器。线优先编码器。 均无信号时，才允许对均无信号时，才允许对 输入信号编码输入信号编码。 7 A 0 A 15 A 8 A 编码输出为原码 优先权优先权 最高最高 2021-7-135 0010 1 111 1 1 1 0 01 1 1 11 0 1 当当A8-A15为为1010111

14、1时，时，_片处于编码片处于编码 状态状态,_片被封锁片被封锁,Z3Z2Z1Z0=_。 2021-7-136 1 1 1 1 1 1 1 1 1 0 111 010 0 10 1 01 11 0 1 0 1 仿真仿真 当当A0-A7为为10101011时，时，_片处于编码片处于编码 状态状态,_片被封锁片被封锁,Z3Z2Z1Z0=_。 2021-7-137 二、二十进制编码器二、二十进制编码器 输入端输入端10 10 个，输出端个，输出端4 4个，也称个，也称1010线线4 4线编码器。线编码器。 集成集成1010线线-4-4线优先编码器线优先编码器 输入输输入输 出均低出均低 电平有电平有

15、效。效。 2021-7-138 2021-7-139 全班有42名同学，需几位二进制代码才能表示？ 为什么要用优先编码器？ 简述SSI组合电路的分析步骤。 简述SSI组合电路的设计步骤。 2021-7-140 译码： 编码的逆过程，将编码时赋予代码的特 定含义“翻译”出来。 译码器： 实现译码功能的电路。 常用的译码器有二进制译码器、二-十进制 译码器和显示译码器等。 二进制代码原来信息编码对象 编码译码 2021-7-141 图3-7 三位二进制译码器的方框图 输入：二进制代码（N位）， 输出：2N个，每个输出仅包含一个最小项。 输入是三位二进 制代码、有八种状态， 八个输出端分别对应 其中

16、一种输入状态。 因此，又把三位二进 制译码器称为3线8 线译码器。 2021-7-142 输 入输 出 A2A1A0Y7Y6Y5Y4Y3Y2Y1Y0 00000000001 00100000010 01000000100 01100001000 10000010000 10100100000 11001000000 11110000000 2021-7-143 70127 20122 10121 00120 mAAAY mAAAY mAAAY mAAAY . 2021-7-144 1. 74HC138的 逻辑功能 内部电路图 负逻辑 与非门 译码输入端 S为控制端 （又称使能端） S=1 译码

17、工作 S=0 禁止译码， 输出全1 1 32 1 SSSS 输出端 )7, 2 , 1 , 0()(iiSmY 为便于理解功能 而分析内部电路 仿真仿真 2021-7-145 表3-6 74HC138的功能表 译中为0 高电平 有效 低电平 有效 禁止 译码 译 码 工 作 2021-7-146 74LS138的逻辑符号 低电平有 效输出 三位二进 制代码 使能端 2021-7-147 74HC138的逻辑功能 三个译码输入端（又称地址输入端） A0 、A1、 A2 ，八个译码输出端 Y0-Y7以及三个控制端（又 称使能端）S1 、S2、S3 S1、S2、S3是译码器的控制输入端，当S1= 1

18、、 S2+S3= 0 (即S1= 1, S2 和S3 均为0)时，S输出为 高电平，译码器处于工作状态。否则，译码器被禁止， 所有的输出端被封锁在高电平。 32 1 SSSS 2021-7-148 当译码器处于工作状态时，每输入一个二进制代 码将使对应的一个输出端为低电平，而其它输出端均 为高电平。也可以说对应的输出端被“译中”。 74HC138输出端被“译中”时为低电平，所以其逻 辑符号中每个输出端Y0Y 上方均有“”符号。 )7, 2 , 1 , 0()(iSmYii 2021-7-149 2. 应用举例 (1)功能扩展(利用使能端实现) 用两片74LS138译码器构成4线16线译码器 D

19、3 =0时，片工作，片禁止 (00000111 ) D3 =1时，片禁止，片工作(10001111 ) 扩展位 控制 使能端 2021-7-150 (1)片工作，片工作，(2)片禁止。若输入片禁止。若输入D3D2D1D0=0100时，时， 译码器译码器_输出输出_。 0 00 （1） 11110111 2021-7-151 (2)片工作，片工作，(1)片禁止。若输入片禁止。若输入D3D2D1D0=1101时，时， 译码器译码器_输出输出_。 1 11 （2） 11111011 2021-7-152 (2) 实现组合逻辑函数F（A，B，C） )7, 2 , 1 , 0, 1( )(iSmSmY

20、iii )70(),(imCBAF i 比较以上两式可知，把3线8线译码器 74LS138地址输入端（A2A1A0）作为逻辑函数的输 入变量（ABC），译码器的每个输出端Yi 都与某 一个最小项mi相对应，加上适当的门电路，就可以 利用译码器实现组合逻辑函数。 2021-7-153 例3-4 试用74LS138译码器实现逻辑函数： 解：因为 )7 , 6 , 5 , 3 , 1 (),(mCBAF ) ( ) ( )7 , 6 , 5 , 3 , 1 (),( 76531 76531 76531 YYYYY mmmmm mmmmm mCBAF )7, 2 , 1 , 0( imY ii 则 2

21、021-7-154 因此，正确连接控制输入端使译码器处于工作 状态，将Y1、Y3、Y5、Y6、Y7经一个与非门输 出，A2、A1、A0分别作为输入变量A、B、C，就可实 现组合逻辑函数。 ) ( )7 , 6 , 5 , 3 , 1 (),( 76531 YYYYY mCBAF 电路图 仿真仿真 2021-7-155 二十进制译码器的逻辑功能是将输入的 BCD码译成十个输出信号。 二二- -十进制译码器的输入是十进制数的十进制译码器的输入是十进制数的4 4位二进制位二进制 编码（编码（BCDBCD码），分别用码），分别用A A3 3、A A2 2、A A1 1、A A0 0表示；输表示；输 出

22、的是与出的是与1010个十进制数字相对应的个十进制数字相对应的1010个信号，用个信号，用 Y Y9 9Y Y0 0表示。由于二表示。由于二- -十进制译码器有十进制译码器有4 4根输入线，根输入线， 1010根输出线，所以又称为根输出线，所以又称为4 4线线-10-10线译码器线译码器。 2021-7-156 集成集成8421 BCD8421 BCD码译码器码译码器74LS4274LS42 输入端 输出端 2021-7-157 表3-7 二-十进制译码器74LS42的功能表 译中 为0 拒绝 伪码 2021-7-158 在数字测量仪表和各种数字系统中，都需要 将数字量直观地显示出来，一方面供

23、人们直接读 取测量和运算的结果，另一方面用于监视数字系 统的工作情况。 数字显示电路是数字设备不可缺少的部分。 数字显示电路通常由显示译码器、驱动器和显示 器等部分组成，如图所示。 2021-7-159 数字显示电路的组成方框图 1. 数字显示器件 数字显示器件是用来显示数字、文字或者符 号的器件，常见的有辉光数码管、荧光数码管、 液晶显示器、发光二极管数码管、场致发光数字 板、等离子体显示板等等。本书主要讨论发光二 极管数码管。 2021-7-160 （1）发光二极管（LED）及其驱动方式 LED具有许多优点，它不仅有工作电压低 (1.53V)、体积小、寿命长、可靠性高等优点，而 且响应速度

24、快(100ns)、亮度比较高。 一般LED的工作电流选在510mA，但不允许 超过最大值（通常为50mA）。 LED可以直接由门电路驱动。 2021-7-161 图（a）是输出为低电平时，LED发光，称为 低电平驱动； 图（b）是输出为高电平时，LED发光，称为 高电平驱动； 采用高电平驱动方式的TTL门最好选用OC门。 门电路驱动LED (a) 低电平驱动 (b) 高电平驱动 2021-7-162 七段显示LED数码管 (a) 外形图 (b) 共阴型 (c) 共阳型 (2) LED数码管 LED数码管又称为半导体数码管，它是由多个 LED按分段式封装制成的。LED数码管有两种形式： 共阴型和

25、共阳型。 公共阴极公共阳极 高电平驱动 低电平驱动 2021-7-163 七段数码管字形显示方式 2七段显示译码器 （1）七段字形显示方式 LED数码管通常采用如图所示的七段字形显 示方式来表示0-9十个数字。 2021-7-164 a b c d f g a b c d e f g 1 1 1 1 1 1 0 0 1 1 0 0 0 0 1 1 0 1 1 0 1 e 2021-7-165 图3-16 74LS49的逻辑符号 （2）七段显示译码器 灭灯 控制端 8421 BCD 码 七段 代码 七段显示器译码器把输入的BCD码，翻译成 驱动七段LED数码管各对应段所需的电平。 74LS49是

26、一种七段显示译码器。 2021-7-166 表3-8 74LS49的功能表 8421BCD码 禁止码 灭灯状态 2021-7-167 译码输入端：D、C、B、A，为为8421BCD码； 七段代码输出端：abcdefg，某段输出为高电平 时该段点亮，用以驱动高电平有效的七段显示LED 数码管； 灭灯控制端：IB ， 当IB = 1时，译码器处于正常译码工作状态； 若IB = 0，不管D、C、B、A输入什么信号，译 码器各输出端均为低电平，处于灭灯状态。 利用IB信号，可以控制数码管按照要求处于显 示或者灭灯状态，如闪烁、熄灭首尾部多余的0等。 2021-7-168 74LS49驱动LED数码管电

27、路 下图是一个用七段显示译码器74LS49驱动共阴 型LED数码管的实用电路。 2021-7-169 七段显示译码器七段显示译码器74487448引脚排列图引脚排列图 灯测试输入灯测试输入 灭零输入灭零输入 灭灯输入灭零输出灭灯输入灭零输出 2021-7-170 2021-7-171 RBIRBI和和RBORBO配合使用，可使多位数字显示时配合使用，可使多位数字显示时 的最高位及小数点后最低位的的最高位及小数点后最低位的0 0不显示不显示 0 0 0 6 7 . 9 0 00 0 0 6 7 . 9 0 0 2021-7-172 2021-7-173 LED数码管有哪两种形式 ？ 高电平有效的

28、七段显示译码器应驱动哪种 LED数码管？ 如何用74LS138译码器实现如下逻辑函数？ )7 , 2 , 1 (),(mCBAF 2021-7-174 在多路数据传送过程中，能够根据需要 将其中任意一路挑选出来的电路，叫做数据 选择器，也称为多路选择器,其作用相当于多 路开关。 常见的数据选择器有四选一、八选一、 十六选一电路。 2021-7-175 双四选一数据选择器电路 地址 输入端 控制 输入端 数据 输入端 输出端 2021-7-176 (2)四选一数据选择器 的功能表 四选一数据选择器的功能表 )()( )()( 013012 01101011 AADAAD AADAADSY “双四

29、选一”，74HC153 分析其中的一个“四选一” 2021-7-177 三个地址输入端A2、A1、A0， 八个数据输入端D0D7， 两个互补输出的数据输出端Y和Y， 一个控制输入端S。 2021-7-178 74LS151的功能表 禁止 状态 工作 状态 2021-7-179 l“四选一”只有2位地址输入，从四个输入中选中一个 l“八选一”的八个数据需要3位地址代码指定其中任何一 个 7012601250124012 3012201210120012 DAAADAAADAAADAAA DAAADAAADAAADAAAY )()()()( )()()()( A2=1时，下边一半数据选时，下边一半

30、数据选 择器工作，数据择器工作，数据D4D7选择选择 一路输出。一路输出。 A2=0时，上边一半数据选时，上边一半数据选 择器工作，数据择器工作，数据D0D3选择选择 一路输出。一路输出。 4 D 5 D 6 D 7 D 0 D 1 D 2 D 3 D13 D 20 D 21 D 22 D 23 D 2 S 1 A 0 A 2 Y 1 Y 74HC153 1 S 10 D 11 D 12 D Y 2 G 1 G 0 A 2 A 1 A 1 S 2 S 2021-7-180 1. 功能扩展 用两片八选一数据选择器74LS151，可以构成 十六选一数据选择器。 2021-7-181 用74LS15

31、1构成十六选一数据选择器 扩展位 接 控制端 A3 =1时，片禁止，片工作 A3 =0时，片工作，片禁止 输出需适当处理（该例接或门） 仿真仿真 2021-7-182 )70(),(imCBAF i 比较可知，表达式中都有最小项mi，利用数 据选择器可以实现各种组合逻辑函数。 3 0 01 ),( i ii DmAAY 7 0 012 ),( i ii DmAAAY 组合逻辑函数 8选1 4选1 2021-7-183 用数据选择器设计组合逻辑电路用数据选择器设计组合逻辑电路 一般步骤：一般步骤： 1.1.列出所求逻辑函数的真值表，写出其最小项表达式。列出所求逻辑函数的真值表，写出其最小项表达式

32、。 2.2.根据上述函数包含的变量数，选定数据选择器。根据上述函数包含的变量数，选定数据选择器。 3.3.对照比较所求逻辑函数式和数据选择器的输出表达式对照比较所求逻辑函数式和数据选择器的输出表达式 确定选择器输入变量的表达式或取值。确定选择器输入变量的表达式或取值。 4.4.按照求出的表达式或取值连接电路，画电路连线图。按照求出的表达式或取值连接电路，画电路连线图。 2021-7-184 例 试用八选一电路实现 解：将A、B、C分别从A2、A1、A0输入，作为 输入变量，把Y端作为输出F。因为逻辑表达式中的 各乘积项均为最小项，所以可以改写为 ABCCABBCACBAF 7530 ),(mm

33、mmCBAF 根据八选一数据选择器的功能，令 2021-7-185 具体电路见图： D0 = D3 =D5 =D7 =1 D1 = D2 =D4 =D6 =0 S0 仿真仿真 2021-7-186 例试用八选一电路实现三变量多数表决电路。 表3-11 例3-6的真值表 A B CF 0 0 00 0 0 10 0 1 00 0 1 11 1 0 00 1 0 11 1 1 01 1 1 11 解：假设三变量为A、B、C，表决结果为F，则 真值表如表3-11所示。 2021-7-187 在八选一电路中，将A、B、C从A2、A1、A0 输入，令 7653 ),(mmmmCBAF D3 = D5 =

34、D6 =D7 =1 D0 = D1 =D2 =D4 =0 S0 FY 则可实现三变量多数表决电路，具体电路图请 读者自行画出。 则 2021-7-188 思考： 若用8选1实现4变量的函数， 或者用4选1实现3变量的函数， 即地址输入端的个数比变量个数小1， 如何实现？如： A B CF 0 0 01 0 0 10 0 1 00 0 1 11 1 0 00 1 0 11 1 1 00 1 1 11 输 入输 出 S A1 A0Y 0 0 1 0 0D0 1 0 1D1 1 1 0D2 1 1 1D3 2021-7-189 确定数据选择器确定数据选择器 确定地址变量确定地址变量 2 1 ABCB

35、ACBAL n个地址变量的 数据选择器， 不需要增加门 电路，最多可 实现n1个变 量的函数。 3个变量，选用4 选1数据选择器。 A A1 1=A=A、A A0 0=B=B 逻辑函数逻辑函数 1 选用选用74HC15374HC153 2 74HC153有两个 地址变量。 2021-7-190 求求D Di i 3 （1 1）公式法）公式法 函数的标准与或表达式： 10 01010101 AAAACAACAA ABCBACBAL 4选1数据选择器输出信号的表达式： 301201101001 DAADAADAADAAY 比较L和Y，得： 10 3210 DDCDCD、 3 2021-7-191

36、画连线图画连线图 4 4 2021-7-192 输 入输 出 ABSCO 0000 0110 1010 1101 算术运算是数字系统的基本功能，更是计算机 中不可缺少的组成单元。本节介绍实现加法运算的 逻辑电路。 ABCO BAS 2021-7-193 全加器 的真值表 S CO 0 0 00 0 0 0 11 0 0 1 01 0 0 1 10 1 1 0 01 0 1 0 10 1 1 1 00 1 1 1 11 1 A B CI 全加器能把本位两个 加数A 、 B 和来自低位 的进位CI三者相加，得 到求和结果S 和该位的进 位信号CO 。 )( )( CIACIBBACO ABCICI

37、ABCIBACIBAS 2021-7-194 S CO 0 0 00 0 0 0 11 0 0 1 01 0 0 1 10 1 1 0 01 0 1 0 10 1 1 1 00 1 1 1 11 1 A B CI 由真值表写 最小项之和 式，再稍加 变换得： )( )( CIACIBBACO ABCICIABCIBACIBAS 2021-7-195 全加器 （a）电路图 （b）逻辑符号 由表达式得 逻辑图： 仿真仿真 )( )( CIACIBBACO ABCICIABCIBACIBAS 2021-7-196 全加器可以实现两个一位二进制数的相加， 要实现多位二进制数的相加，可选用多位加法器 电

38、路。 串行进位加法器 优点：简单。 缺点：速度 慢。 和 进位 2021-7-197 CI是低位的进位， CO是向高位的进位， A3A2A1A0和B3B2B1B0是两个二进制待加数， S3、S2、S1、S0是对应各位的和。 74LS283电路是一个四位加法器电路，可实 现两个四位二进制数的相加。 2. 超前进位加法器 优点：速度快，每1位 的和及最后的进位 基本同时产生。 缺点：电路复杂。 2021-7-198 多位加法器除了可以实现加法运算功能之外， 还可以实现组合逻辑电路。 图3-24 由74LS283构成的代码转换电路 8421BCD码 0011 余3码 例：将8421BCD码转换成余3

39、码。 余3码8421BCD码3(即0011) 仿真仿真 2021-7-199 数值比较器：能够比较数字大小的电路。 1.两个一位数A和B相比较的情况： (1)AB：只有当A=1、B=0时，AB才为真； (2)AB：只有当A=0、B=1时，AB才为真； (3)A = B：只有当A=B=0或A=B=1时，A = B才为真。 ABYABYABYA=B 00001 01010 10100 11001 2021-7-1100 图3-25 74LS85的逻辑符号 如果要比较两个多位二进制数A和B的大小？ 必须从高向低逐位进行比较。 2. 四位数值比较器74LS85 级联 输入 便于 功能 扩展 待比较 的

40、数 输出 2021-7-1101 输 入级 联 输 入输 出 A3，B3A2，B2A1，B1A0，B0IA BIAB IA = B FA BFABFA = B 1 0 1 0 0 0 1 0 1 0 A3 = B31 0 1 0 0 A3 = B30 1 0 1 0 A3 = B3A2 = B21 0 1 0 0 A3 = B3A2 = B20 1 0 1 0 A3 = B3A2 = B2A1 = B11 0 1 0 0 A3 = B3A2 = B2A1 = B10 1 0 1 0 A3 = B3A2 = B2A1 = B1A0 = B01 0 0 1 0 0 A3 = B3A2 = B2A1

41、 = B1A0 = B00 1 0 0 1 0 A3 = B3A2 = B2A1 = B1A0 = B00 0 1 0 0 1 A3 = B3A2 = B2A1 = B1A0 = B0 1 0 0 1 2021-7-1102 16 15 14 1 3 12 11 10 9 74LS85 1 2 3 4 5 6 7 8 VCC A3 B2 A2 A1 B1 A0 B0 B3 I(AB)Y(AB)Y(A=B)Y(AB) Y(AB) I(AB）是用 是用Y（ （AB）仅仅是一个控制信号。 仅仅是一个控制信号。 C7 C4 C5 C6 D7 D4 D5 D6 C0 C1 C2 C3 D0 D1 D2

42、D3 Y（ （AB） A2 A1 B0 A0 B1 B2 B3 A3 I（ （AB） I（ （AB） Y（ （AB） I（ （AB） Y（ （AB） Y（ （A=B） 2021-7-1105 在在CMOS集成比较器的级联中，集成比较器的级联中， 最低位的最低位的I（ （AB）输入端只是为了便于理解，应接高电平 输入端只是为了便于理解，应接高电平1。 在在TTL集成比较器的级联中，集成比较器的级联中， 高位中的三个扩展端高位中的三个扩展端 I（ （AB）和 和I（ （A=B）， ， 应分别与低位中的应分别与低位中的Y（ （AB）和 和Y（ （A=B）连接， 连接， 最低位的最低位的I（ （A=B

43、）应接 应接1， I（ （AB）端应接 端应接0。 2021-7-1106 型 号名 称主 要 功 能 74LS14710线-4线优先编码器 74LS1488线-3线优先编码器 74LS1498线-8线优先编码器 74LS424线-10线译码器BCD输入 74LS1544线-16线译码器 74LS46七段显示译码器BCD输入、开路输出 74LS47七段显示译码器BCD输入、开路输出 74LS48七段显示译码器BCD输入、带上拉电阻 74LS49七段显示译码器BCD输入、OC输出 74LS15016选1数据选择器反码输出 74LS1518选1数据选择器原、反码输出 74LS153双4选1数据选择

44、器 74LS2518选1数据选择器原、反码输出，三态 74LS854位数值比较器 74LS8668位数值比较器 3. 部分常用的MSI组合逻辑电路的型号、名称和主要功能表 2021-7-1107 型 号名 称主 要 功 能 CC4014710线-4线优先编码器BCD输出 CC45328线-3线优先编码器 CC4555双2线-4线译码器 CC45144线-16线译码器有地址锁存 CC4511七段显示译码器锁存输出、BCD输入 CC4055七段显示译码器BCD输入、驱动液晶显示 器 CC4056七段显示译码器BCD输入、有选通、锁存 CC4519四2选1数据选择器 CC45128路数据选择器 CC

45、40634位数值比较器 CC4014710线-4线优先编码器BCD输出 2021-7-1108 在组合电路中，当输入信号的状态在组合电路中，当输入信号的状态 改变时，输出端可能会出现不正常的干扰改变时，输出端可能会出现不正常的干扰 信号，使电路产生错误的输出，这种现象称信号，使电路产生错误的输出，这种现象称 为为 竞争冒险竞争冒险。 一一. .竞争冒险的概念竞争冒险的概念 2021-7-1109 原因：主要是门电路的延迟时间产生的。原因：主要是门电路的延迟时间产生的。 干扰信号干扰信号 0 1 AAY1 2 AAY 二二. .产生竞争冒险的原因产生竞争冒险的原因 2021-7-1110 三三.

46、 . 检查竞争冒险的方法检查竞争冒险的方法 只要输出端的逻辑函数在一定条件下能简化成只要输出端的逻辑函数在一定条件下能简化成 AAYAAY或或 则可出现竞争冒险现象。则可出现竞争冒险现象。 2021-7-1111 当当B=C=1时，时， YA+A 存在竞争冒险存在竞争冒险 当当A=C=0时时 BBY 存在竞争冒险存在竞争冒险 图图(a)CAABY图图(b)(CBBAY 2021-7-1112 4.7.1 消除竞争-冒险现象的方法 一、接入滤波电容 尖峰脉冲很窄，用很小的电容就可将尖峰削弱到 VTH 以下。 二、引入选通脉冲 取选通脉冲作用时间，在电路达到稳定之后，P的高 电平期的输出信号不会出

47、现尖峰。 2021-7-1113 三、修改逻辑设计 例： 冒险改变状态时存在竞争当 稳态下的条件下，在 A YAAYCB CAABY 11 BCCAABY 2021-7-1114 2021-7-1115 十六选一的数据选择器应有怎样的输入、输 出、选择、控制端？ 如何用两片八选一数据选择器构成十六选一 数据选择器？ 如何利用八选一数据选择器实现四变量组合 逻辑函数？ 2021-7-1116 MSI组合逻辑电路的分析：以中规模集成器件为 核心的组合逻辑电路的分析。 本节将MSI电路按功能块进行划分，逐块分析各 功能块电路，最后得出整个电路功能的分析方法，这 种方法称为功能块级的电路分析，适用于更

48、加复杂的 逻辑电路分析。 2021-7-1117 功能块组合逻辑电路分析流程图 分析步骤 （1）划分功能块 （2）分析功能块的逻辑功能 （3）分析整体逻辑电路的功能 逻辑电路图划分功能块分析各块功能分析整体功能 2021-7-1118 （1）划分功能块 首先根据电路的复杂程度和器件类型，视情 形将电路划分为一个或多个逻辑功能块。 功能块内部，可以是单片或多片MSI或SSI以 及扩展组合的电路。 分成几个功能块和怎样划分功能块，这取决 于对常用功能电路的熟悉程度和经验。 画出功能块电路框图有助于进一步的分析。 2021-7-1119 （2）分析功能块的逻辑功能 利用前面学过的常用功能电路的知识，

49、分析 各功能块逻辑功能。 如有必要，可写出每个功能块的逻辑表达式 或逻辑功能表。 2021-7-1120 （3）分析整体逻辑电路的功能 在对各功能块电路分析的基础上，最后对整个 电路进行整体功能的分析。 如有必要，可以写出输入与输出的逻辑函数式， 或列出功能表。 应该注意，即使电路只有一个功能块，整体电 路的逻辑功能也不一定是这个功能块原来的逻辑功 能。 2021-7-1121 例1、 下图是由双4选1数据选择器74LS153和 门电路组成的组合逻辑电路。试分析输出Z与输入 X3、X2、X1、X0之间的逻辑关系。 电路图 2021-7-1122 （1）划分功能块 本题只有一块MSI电路，可以只划分一个功能 块。 （2）分析功能块的功能 通过查74LS153的功能表，知道它是一块双4选 1数据选择器。其中：A1、A0是地址输入端，Y是输 出端；74LS153的控制输入端为低电平有效；数据 选择器处于禁止状态时，输出为0。 解： 2021-7-1123 下图中电路的输出端是Z，Z=1Y+2Y；输入 端为X3、X2、X1、X0。当X31时，2S1、1S 0，数据选择器2处于禁止状态，而数据选择器1处 于工作状态；当X30时，数据选择器1处于禁止 状态，数据选择器2处于工作状态。 2021-7-1124 8选1功能框图 显然，电路构成了一个8选1数据选择器，