计算机组成原理(6

1、ALU CPU 主机主机 I/O 设备设备 CU 主主 存存 CPU CU ALU 完成对数据完成对数据 的暂存及运的暂存及运 算处理算处理 基本运算规则基本运算规则 基本硬件配置基本硬件配置 指挥各部件指挥各部件 协同运行协同运行 节拍分析节拍分析 CU 设设 计逻辑计逻辑 微程序微程序 硬布线硬布线 ALU 第第章章 计算机的运算方法计算机的运算方法 6.1 无符号数和有符号数无符号数和有符号数 6.3 定点运算定点运算 6.2 数的定点表示和浮点表示数的定点表示和浮点表示 6.4 浮点四则运算浮点四则运算 6.5 算术逻辑单元算术逻辑单元 重点重点： 1、数的表示法； 2、分析移位运算、

2、定点加减运算、定点乘 法运算以及浮点补码加减运算规则运算规则，理解相应运算 基本硬件配置硬件配置； 3、运算器功能分析与设计运算器功能分析与设计，包括提高运算 速度采取的快速进位链等的设计方法。 难点难点： 1、溢出判断：定点运算与浮点运算溢出判 断方法不同； 2、符号位的处理：原码和补码运算的最根 本的区别在于对符号位的处理方法不同； 3、浮点数阶码表示：采用移码或补码不同 表示法时，运算规则和溢出判断规则不同。 6.1 无符号数和有符号数无符号数和有符号数 机器数编码规则机器数编码规则 一、无符号数一、无符号数n位自然二进制码位自然二进制码 所有二进制位均表示数值所有二进制位均表示数值 位

3、数反映无符号数的表示范围位数反映无符号数的表示范围 8 位位 0 255 16 位位 0 65535 带符号的数带符号的数 符号数字化的数符号数字化的数 + 0.1011 0 1011 小数点的位置小数点的位置 + 1100 0 1100 小数点的位置小数点的位置 1100 1 1100 小数点的位置小数点的位置 0.1011 1 1011 小数点的位置小数点的位置 真值真值 机器数机器数 1. 机器数与真值机器数与真值 二、有符号数二、有符号数符号的数字化：符号位符号的数字化：符号位 2. 机器数编码：机器数编码： 原码、补码、反码、移码原码、补码、反码、移码 真值真值 原码原码 反码反码

4、补码补码 变形补码变形补码 +0000 00000 00000 00000 000000 -0000 10000 11111 00000 000000 +1100 01100 01100 01100 001100 -1100 11100 10011 10100 110100 正数：原码正数：原码 = 补码补码 = 反码反码 负数负数 ：符号位为：符号位为 1，数值部分：，数值部分： 原码除符号位外每位取反末位加原码除符号位外每位取反末位加 1 补码补码 原码除符号位外每位取反原码除符号位外每位取反 反码反码 【例例6.2(P226)】 解：解： 已知已知 y补 补 求 求 y补 补 y补 补

5、= 0. y1 y2 yn y = 0. y1 y2 yn y = 0. y1 y2 yn y补 补 = 1.y1 y2 yn + 2-n y补 补 = 1. y1 y2 yn y原 原 = 1. y1 y2 yn + 2-n y = （0. y1 y2 yn + 2-n） y = 0. y1 y2 yn + 2-n y补 补 = 0. y1 y2 yn + 2-n 设设 y补 补 = y0. y1 y2 yn 每位取反，每位取反， 即得即得 y补 补 y补 补连同符号位在内， 连同符号位在内，末位加末位加 1 每位取反，每位取反， 即得即得 y补 补 y补 补连同符号位在内， 连同符号位在内

6、，末位加末位加 1 3. 移码表示法移码表示法 补码表示很难直接判断其真值大小补码表示很难直接判断其真值大小 如如 十进制十进制 x = +21 x = 21 x = +31 x = 31 x + 25 +10101 + 100000 +11111 + 100000 10101 + 100000 11111 + 100000 大大 大大 错错 错错 大大 大大 正确正确 正确正确 0 10101 1 01011 0 11111 1 00001 +10101 10101 +11111 11111 = 110101 = 001011 = 111111 = 000001 二进制二进制补码补码 (1)

7、 移码定义移码定义 x 为真值，为真值，n 为为 整数的位数。整数的位数。 移码在数轴上的表示移码在数轴上的表示-数值的移动：数值的移动： x移码 移码 2n+112n 2n 12n0 0 真值真值 如如x = 10100 x移 移 = 25 + 10100 x = 10100 x移 移 = 25 10100 x移 移 = 2n + x（ （2nx 2n） = 1 10100 = 0 01100 (2) 移码和补码的比较移码和补码的比较 设设 x = +1100100 x移 移 = 27 + 1100100 x补 补 = 0 1100100 设设 x = 1100100 x移 移 = 27 1

8、100100 x补 补 = 1 0011100 补码与移码只差一个符号位补码与移码只差一个符号位 = 1 1100100 = 0 0011100 1 0 0 1 当当 x = 0 时时 +0移 移 = 25 + 0 当当 n = 5 时时 最小真值的移码为全最小真值的移码为全 0 (3) 移码的特点移码的特点 用移码表示浮点数的阶码用移码表示浮点数的阶码 能方便地判断浮点数的阶码大小能方便地判断浮点数的阶码大小 = 1 00000 = 1 00000 = 000000 0移 移 = 25 0 +0移 移 = 0移移 100000移 移 = 25 100000 最小的真值为最小的真值为 25=

9、100000 6.2 数的定点表示和浮点表示数的定点表示和浮点表示 小数点按约定方式标出小数点按约定方式标出 一、定点表示一、定点表示 Sf S1S2 Sn 数符数符 数值部分数值部分 小数点位置小数点位置 Sf S1S2 Sn 数符数符 数值部分数值部分 小数点位置小数点位置 或或 定点机定点机小数定点机小数定点机整数定点机整数定点机 原码原码 补码补码 反码反码 (1 2-n) +(1 2-n)(2n 1) +( 2n 1) 1 +(1 2-n) 2n +( 2n 1) (1 2-n) +(1 2-n)(2n 1) +( 2n 1) 溢出：超出数溢出：超出数 的表示范围的表示范围 二、浮点

10、表示二、浮点表示 N = Srj浮点数的一般形式浮点数的一般形式 S 尾数尾数j 阶码阶码r 基数（基值）基数（基值） 计算机中计算机中 r 取取 2、4、8、16 等等 当当 r = 2N = 11.0101 = 0.110101210 = 1.1010121 = 1101.012-10 = 0.001101012100 S： 小数、可正可负小数、可正可负 j ： 整数、可正可负整数、可正可负 规格化数规格化数 1. 浮点数的表示形式浮点数的表示形式 Sf 代表浮点数的符号代表浮点数的符号 n 其位数反映浮点数的精度其位数反映浮点数的精度 m 其位数反映浮点数的表示范围其位数反映浮点数的表示

11、范围 jf 和和 m 共同表示小数点的实际位置共同表示小数点的实际位置 jf j1 j2 jm Sf S1 S2 Sn j 阶码阶码S 尾数尾数 阶符阶符 数符数符 阶码的阶码的 数值部分数值部分 尾数的数值部分尾数的数值部分 小数点位置小数点位置 2. 浮点数的表示范围浮点数的表示范围 2( 2m1)( 1 2n) 2( 2m1)2n 2( 2m1)( 1 2n) 2( 2m1)2n 最小负数最小负数 最大负数最大负数 最大正数最大正数 最小正数最小正数 负数区负数区正数区正数区下溢下溢 0 上溢上溢上溢上溢 27 ( 1 2-4) 2-7 2-4 27 ( 1 2-4) 设设 m = 3

12、n =4 上溢上溢 阶码阶码 最大阶码最大阶码 下溢下溢 阶码阶码 最大阶码最大阶码 下溢下溢 阶码阶码 1）时，需）时，需 右规，右规， 即尾数出现即尾数出现 01 或或 10 时，时， 尾数右移一位，阶码加尾数右移一位，阶码加 1。 0011+(-1)补 补 舍舍 入入 4. 溢出判断溢出判断 上溢上溢下溢下溢上溢上溢 对应对应 负浮点数负浮点数 对应对应 正浮点数正浮点数 00,11 1; 11.00 0 00,11 1; 00.11 1 11,00 0; 11.011 1 11,00 0; 00.100 0 最小负数最小负数 最大负数最大负数 最小正数最小正数 最大正数最大正数 0 阶

13、码阶码 01, 阶码阶码 01, 阶码阶码 10, 按机器零处理按机器零处理 出错出错 出错出错 x+y补 补 = 00 11 11 1001 左规后左规后 x+y补 补 = 00 10 11 0010 无溢出无溢出 x + y = ( 0.1110)210 例例 (P270) (阶移尾补？阶移尾补？) 三、浮点乘除运算三、浮点乘除运算 x = Sx 2jxy = Sy 2jy 1. 乘法乘法 x y = (Sx Sy)2jx+jy 2. 除法除法 x y = Sx Sy 2jx jy (1) 阶码采用阶码采用 补码定点加补码定点加（乘法）（乘法）减减（除法）运算（除法）运算 (2) 尾数乘除

14、同尾数乘除同 定点定点 运算运算 四、四、 浮点运算部件浮点运算部件 阶码运算部件，尾数运算部件。阶码运算部件，尾数运算部件。 FPU 3. 步骤步骤 (3) 规格化规格化 6.5 算术逻辑运算单元算术逻辑运算单元(ALU) 一、一、加法器加法器 定点运算定点运算 基本算术运算：加基本算术运算：加 1、一位全加器、一位全加器 111 iiiiiiiiii CBACBACBAs 1 iii CBA 1 11 )( iii iiiiii CBA CBACBA 1111 iiiiiiiiiii i i CBACBACBACBAC 1iiiii C)BA(BA 设设 与非门级延迟时间为与非门级延迟时间

15、为ty 异或门级延迟时间为 异或门级延迟时间为3ty 则：则：Si 延迟时间：延迟时间： 6ty Ci 延迟时间：延迟时间： 5ty 2、串行进位加法器、串行进位加法器 CICO S 0 A 0 B 0 C 0 C 1 CICO S1 A 1 B 1 C 1 CICO S2 A 2 B 2 C 2 CICO S 3 A 3 B 3 C 3 延迟时间：延迟时间： 21ty = Ai Bi + (Ai+Bi)Ci-1 di = Ai Bi 本地进位本地进位ti = Ai + Bi 传送条件传送条件 则则 Ci = di + tiCi-1 Si = Ai Bi Ci-1+Ai Bi Ci-1+Ai

16、Bi Ci-1+Ai Bi Ci-1 Ci = Ai Bi Ci-1+Ai Bi Ci-1+Ai Bi Ci-1+Ai Bi Ci-1 Fn Fn-1F1F0 Fn-2 Cn Sn Cn-1 Sn-1 Cn-2 Sn-2 C1 S1 C0 S0 C-1 A0B0 A1B1 An-2Bn-2An-1Bn-1 AnBn 3、串行进位链：、串行进位链： 进位链进位链传送进位的电路传送进位的电路 串行进位链串行进位链进位串行传送进位串行传送 以以 4 位全加器为例，每一位的进位表达式为位全加器为例，每一位的进位表达式为 C0 = d0 + t0C-1 C1 = d1 + t1C0 C2 = d2 +

17、t2C1 C3 = d3 + t3C2 = d0 t0C-1 & & & & & & & & C3 t3t2t1t0 C2C1C0C-1 d3d2d1d0 4 位位 全加器产生进位的全部时间约为全加器产生进位的全部时间约为 8ty 四位串行进位链：四位串行进位链： 一位全加器：一位全加器： 串行进位链四位全加器：串行进位链四位全加器： 延迟时间：延迟时间： 15ty 4、并行进位链、并行进位链 n 位加法器的进位同时产生位加法器的进位同时产生以以 4 位加法器为例位加法器为例 C0 = d0 + t0C-1 C1 = d1 + t1C0 C2 = d2 + t2C1 C3 = d3 + t3C

18、2 = d1 + t1d0 + t1t0C-1 = d2 + t2d1 + t2t1d0 + t2t1t0C-1 = d3 + t3d2 + t3t2d1 + t3t2t1d0 + t3t2t1t0C-1 （先行进位，跳跃进位）（先行进位，跳跃进位） 当当 di ti 形成后形成后 产生全部进位约需产生全部进位约需 2.5ty 1 & & 1 & 1 & 1 & C-1 d3t3d2t2d1t1d0t0 11 1 1 C0C1C2C3 四位并行进位链四位并行进位链: 74LS182 四位并行进位链加法器：四位并行进位链加法器： 延迟时间：延迟时间： 9ty 74LS283： 四位二进制并行进位

19、加法器 1012301230123 ii CBBBBAAAASSSSC C3 = d3 + t3C2 = d3 + t3d2 + t3t2d1 + t3t2t1d0 + t3t2t1t0C-1 = D3 + T3C2 C3 C-1 S T3 D3 AB 4 四位四位 并行进位加法器：并行进位加法器： n 位全加器分若干小组，组内并行进位，位全加器分若干小组，组内并行进位， 组间串行进位。组间串行进位。 (1) 单重分组跳跃进位链单重分组跳跃进位链 第第 1 组组 第第 2 组组 第第 3 组组 第第 4 组组 C15C14C13C12C11C10C9C8C7C6C5C4C3C2C1C0 d15

20、 t15 d14d13d12 t14t13t12 d11d10d9d8 t11t10t9t8 d7d6d5d4 t7t6t5t4 d3d2d1d0 t3t2t1t0 C-1 以以 n = 16 为例为例 (4、4、4、4分组分组) 5. 多位分级分组并行进位加法器多位分级分组并行进位加法器 n =16 (4、4、4、4分组分组) 第第 1 小组小组第第 2 小组小组第第 3 小组小组第第 4 小组小组 第第 二二 重重 并并 行行 进进 位位 链链 D1T1D2T2D3T3D4T4 C15C11C7C3 C1412C108C64C20 d1512t1512d118t118d94t94d30t3

21、0 C-1 (2) 双重分组跳跃进位链双重分组跳跃进位链 组内并行组内并行 组间并行组间并行 n 位全加器分若干大组，大组中又包含若干位全加器分若干大组，大组中又包含若干 小组。小组内部并行进位；大组间采用串行进位。小组。小组内部并行进位；大组间采用串行进位。 若若 n = 32： (2 (4、4、4、4) 分组分组) 13245678 第第 一一 大大 组组第第 二二 大大 组组 C31C27C23C19C15C11C7C3 试设计一位算术逻辑运算单元（试设计一位算术逻辑运算单元（ALUALU），功能如下：），功能如下： 二、二、ALU 1、ALU 原理原理 算术运算算术运算 逻辑运算逻辑运

22、算 解：方法一（用门电路实现）解：方法一（用门电路实现） ： )BA(SMSASSMASSMF 0 10 101 ASSM)BA(SSM)BA(SSM ABSSM)BA(SMS 01 0 10 1 01 01 解：方法二（用解：方法二（用MSI实现）实现） ： M = 0 算术运算算术运算四位并行加法器四位并行加法器 M = 1 逻辑运算逻辑运算 S3 S0 不同取值，可做不同运算不同取值，可做不同运算 2、74181 四位四位 ALU ALU Ai Bi Fi M 、Si C-1 操作选择运 算 功 能 S3S2S1S0 M=1 逻辑运算 M=0 算术运算能 C-1=1(无进位)C-1=0(有进位) 0 0 0 0F=AF=AF=A加1 0 0 0 1 F=(A+B)F=A+BF=(A+B)加1 0 0 1 0F=