SPLD内部结构及工作原理

1、l SPLD的基本结构的基本结构 主要内容主要内容 l PROM器件器件 l PLA器件器件 l PAL器件器件 l GAL器件器件 SPLD 的的 基基 本本 结结 构构 图图 输输 入入 电电 路路 与与 阵阵 列列 输输 出出 电电 路路 或或 阵阵 列列 输入输入 项项 乘积乘积 项项 和项和项输输 入入 输输 出出 反馈输入信号反馈输入信号 互补输出的输入互补输出的输入 缓冲电路缓冲电路, 用以产生用以产生 输入变量的原变量输入变量的原变量 和反变量，并提供和反变量，并提供 足够的驱动能力。足够的驱动能力。 输入电路在输入电路在PLD 中的画法中的画法 A A A 4.1 SPLD的

2、基本结构的基本结构 C ABC CABB A W7 = ABC ABCW0 = 由一组多输由一组多输 入与门组成，用入与门组成，用 以产生输入变量以产生输入变量 的各乘积项。的各乘积项。 与与 阵阵 列列 SPLD 的的 基基 本本 结结 构构 输输 入入 电电 路路 输输 出出 电电 路路 或或 阵阵 列列 输入输入 项项 乘积乘积 项项 和项和项输输 入入 输输 出出 反馈输入信号反馈输入信号 与阵列与阵列 4.1 SPLD的基本结构的基本结构 例例 如如 ABC Y3Y2Y1 与阵列与阵列 SPLD 的的 基基 本本 结结 构构 输输 入入 电电 路路 与与 阵阵 列列 输输 出出 电电

3、 路路 或或 阵阵 列列 输入输入 项项 乘积乘积 项项 和项和项输输 入入 输输 出出 反馈输入信号反馈输入信号 由图可得由图可得 Y1 = ABC + ABC + ABC Y2 = ABC + ABC Y3 = ABC + ABC 由一组多输入由一组多输入 或门组成，用以或门组成，用以 产生和项，即将产生和项，即将 输入的某些乘积输入的某些乘积 项相加。项相加。 4.1 SPLD的基本结构的基本结构 或阵列或阵列 SPLD 的的 基基 本本 结结 构构 输输 入入 电电 路路 与与 阵阵 列列 输输 出出 电电 路路 或或 阵阵 列列 输入输入 项项 乘积乘积 项项 和项和项输输 入入 输

4、输 出出 反馈输入信号反馈输入信号 SPLD的输出电路因器件的不同而有所不同，但总的输出电路因器件的不同而有所不同，但总 体可分为固定输出和可组态输出两大类。体可分为固定输出和可组态输出两大类。 根据与门阵列、或门阵列和输出电路结构的不根据与门阵列、或门阵列和输出电路结构的不 同，简单的低密度同，简单的低密度PLD可分为可分为PROM、PLA、PAL、 GAL四种基本类型，下面分别进行讲解。四种基本类型，下面分别进行讲解。 4.1 SPLD的基本结构的基本结构 4.2 PROM器件器件 （1）基本结构）基本结构 A B C A B C A B C A B C A B C A B C A B C

5、 A B C A B C O1 O2 O3 或阵列或阵列 （可编程）（可编程） 与阵列与阵列 （固定）（固定） （2）特点）特点 “与与”阵列固定，不阵列固定，不 能编程，能编程，“或或”阵列阵列 可以编程。可以编程。 与阵列是一个全译码与阵列是一个全译码 电路，即电路，即n个输入量个输入量 总共有总共有2n个不同的组个不同的组 合积项输出，因此有合积项输出，因此有 2n 条积项线。条积项线。 与阵列的固定连接关与阵列的固定连接关 系造成芯片面积的浪系造成芯片面积的浪 费，利用效率低。费，利用效率低。 （3）应用设计）应用设计 例例1：用：用PROM构造半加器构造半加器 C=A0A1 4.2

6、PROM器件器件 S=A0 Al =A0Al + A0A1+ CS A1A0 A1 A0A1 A0 A1A0SC 0000 0110 1010 1101 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 0 例例2: 用用PROM实现实现2 2乘法器乘法器 输输 入入输输 出出 A1 A0B1 B0P3 P2 P1 P0 0 00 00 0 0 0 0 00 10 0 0 0 0 01 00 0 0 0 0 01 10 0 0 0 0 10 00 0 0 0 0 10 10 0 0 1 0 11 00 0 1 0 0 11 10 0 1 1 1 00 00 0 0 0 1

7、 00 10 0 1 0 1 01 00 1 0 0 1 01 10 1 1 0 1 10 00 0 0 0 1 10 10 0 1 1 1 11 00 1 1 0 1 11 11 0 0 1 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 0 4.3 PLA器件器件 （1）基本结构）基本结构 与阵列不采用全译码方式，与阵列不采用全译码方式， 标准的与或表达式已不适用，标准的与或表达式已不适用， 需要把逻辑函数化成最简的需要把逻辑函数化成最简的 与或表达式。有多个输出时，与或表达式。有多个输出时， 要尽量利用公共的与项，以要尽量利用公共的与项，以 提高阵列的利用率。提高

8、阵列的利用率。 A B C O1 O2 O3 或阵列或阵列 （可编程）（可编程） 与阵列与阵列 （可编程）（可编程） （2）特点）特点 “与与”阵列和或阵列和或”阵列都可以阵列都可以 编程，方便了设计工作。编程，方便了设计工作。 算法复杂算法复杂, 器件运行速度下降器件运行速度下降 制造工艺复杂，价格高。制造工艺复杂，价格高。 基本思想：根据基本思想：根据PLA结构，安排每个积项占一条积项线，结构，安排每个积项占一条积项线， 在不同输出函数中如有相同积项，则共享在不同输出函数中如有相同积项，则共享。每个输出函数有。每个输出函数有n n个个 积项，就在或阵列上将它的纵向线与相关的积项，就在或阵列

9、上将它的纵向线与相关的n n个积项线相连。个积项线相连。 简单地说，用简单地说，用PLA实现组合逻辑函数时，先将函数化简实现组合逻辑函数时，先将函数化简 为最简与或式，再把对应的与项或起来即可。为最简与或式，再把对应的与项或起来即可。 O1=ABC+BC O2=AB+AC O3=AB+AC 例：用例：用PLA实现以下组合逻辑函数电路实现以下组合逻辑函数电路 （3）应用设计）应用设计 4.3 PLA器件器件 A B C O1 O2 O3 A B C A B A C B C A B 采用熔丝编程方式，采用熔丝编程方式， 只能一次性编程。只能一次性编程。 4.4 PAL器件器件 （1）基本结构）基本

10、结构 l 左图为最简单的左图为最简单的PAL 器件结构。目前常见器件结构。目前常见 的的PAL器件中，输入器件中，输入 变量最多可达变量最多可达20个，个， 与项的个数最多有与项的个数最多有80 个，或阵列输出端最个，或阵列输出端最 多的有多的有10个，每个或个，每个或 门输入端最多的可达门输入端最多的可达 16个。个。 （2）特点）特点 “与与”阵列可编程，阵列可编程， “或或”阵列固定。阵列固定。 A2A1A0 D0D1D2 或阵列或阵列 （固定）（固定） 与阵列与阵列 （可编程）（可编程） 为了扩展电路的功能，为了扩展电路的功能， 并增加使用的灵活性，并增加使用的灵活性， PAL在与或阵

11、列的基础上，在与或阵列的基础上， 增加了多种输出及反馈增加了多种输出及反馈 电路，构成了各种型号电路，构成了各种型号 的的PAL器件。器件。 反馈反馈 电路电路 输输 入入 电电 路路 固定固定 “或或” 阵列阵列 可编程可编程 “与与”阵列阵列 输出输出 电路电路 输入电路输入电路 （2）特点）特点 具有多种形式的输出结构具有多种形式的输出结构 根据根据PAL器件的输出结构和反馈电路的不同，可将器件的输出结构和反馈电路的不同，可将 它们大致分成专用输出、可编程输入它们大致分成专用输出、可编程输入/输出、寄存器输输出、寄存器输 出、异或输出以及运算选通反馈输出等几种类型。出、异或输出以及运算选

12、通反馈输出等几种类型。 专用输出结构专用输出结构 这种结构的输出端只能作输出用，不能用作输入。输这种结构的输出端只能作输出用，不能用作输入。输 出端可以是或门、或非门，或者互补输出结构。因电路中出端可以是或门、或非门，或者互补输出结构。因电路中 不含触发器，所以只能实现组合逻辑电路。不含触发器，所以只能实现组合逻辑电路。 常用的产品有常用的产品有 PAL10H8(10输入，输入，8输出，高电平输出，高电平 输出输出)、PAL10L8(10输入，输入，8输出，低电平输出输出，低电平输出) 、 PAL16C1(16输入，输入，1输出，互补型输出输出，互补型输出)等。等。 （3）PAL的输出结构的输

13、出结构 输入线输入线 O I 积项线积项线 可编程输入可编程输入/ /输出结构输出结构 这种结构在或门输出之后增加了一个三态输出缓冲器，这种结构在或门输出之后增加了一个三态输出缓冲器， 它的控制端它的控制端OE由与阵列的第一个乘积项控制，可直接送往由与阵列的第一个乘积项控制，可直接送往 输出，也可作为输入用。输出，也可作为输入用。 常用的产品有常用的产品有 PAL16L8、PAL20L10等。等。 当当OE=0时，三态输出呈高阻态，时，三态输出呈高阻态，I/O引脚作输入使用；引脚作输入使用； 当当OE=1时，三态门选通，时，三态门选通，I/O引脚作输出使用。引脚作输出使用。 （3）PAL的输出

14、结构的输出结构 I I/O OE 作输出使用时，也可将输出再经互补输出的缓冲器作输出使用时，也可将输出再经互补输出的缓冲器 反馈到与阵列输入，用于实现复杂的组合逻辑电路。反馈到与阵列输入，用于实现复杂的组合逻辑电路。 寄存器输出结构寄存器输出结构 常用的产品有常用的产品有 PAL16R4、PAL16R8等。等。 R表示寄存器输出型。表示寄存器输出型。 （3）PAL的输出结构的输出结构 这种结构的输出端有一这种结构的输出端有一D触发器。在时钟上升沿先将触发器。在时钟上升沿先将 或门输出寄存在或门输出寄存在D触发器的触发器的Q端，当使能信号端，当使能信号OEOE有效时，有效时，Q 端的信号经三态缓

15、冲器反相后输出，输出为低电平有效。端的信号经三态缓冲器反相后输出，输出为低电平有效。 触发器的触发器的Q端端输出还可以通过缓冲器反馈送至与阵列输出还可以通过缓冲器反馈送至与阵列 的输入端。因而这种结构的的输入端。因而这种结构的PAL能记忆原来的状态，实现能记忆原来的状态，实现 时序逻辑电路。时序逻辑电路。 异或输出结构异或输出结构 这种结构的输出部分有两个或门，它们的输出经异或这种结构的输出部分有两个或门，它们的输出经异或 门进行异或运算后再经门进行异或运算后再经D触发器和三态缓冲器输出。这种触发器和三态缓冲器输出。这种 结构不仅便于对与或逻辑阵列输出的函数求反，还可以实结构不仅便于对与或逻辑

16、阵列输出的函数求反，还可以实 现对寄存器状态进行保持操作。现对寄存器状态进行保持操作。 该种结构的产品有该种结构的产品有 PAL20X4PAL20X4、PAL20X8(XPAL20X8(X表示异或输出型表示异或输出型) )等。等。 YIQIQIQ 保持保持 QY I 0 求求反反 QY I 1 Y Q （3）PAL的输出结构的输出结构 I Q Q D CLOCKCLOCK OEOE O C 在异或门的基础上，将触发器的输出反馈到运算选通逻在异或门的基础上，将触发器的输出反馈到运算选通逻 辑电路，与输入项进行组合后送与阵列进行编程，可获得辑电路，与输入项进行组合后送与阵列进行编程，可获得16 种

17、可能的逻辑组合。种可能的逻辑组合。 （3）PAL的输出结构的输出结构 运算选通反馈结构运算选通反馈结构 这种结构的产品有这种结构的产品有PAL16A4(A表示运算选通反馈输出型表示运算选通反馈输出型)。 图示电路即为经过编程产生图示电路即为经过编程产生16种运算结果的种运算结果的PAL。 例：用例：用PAL器件设计一器件设计一 个数值判别电路。要个数值判别电路。要 求判断求判断4位二进制数位二进制数 DCBA的大小在的大小在05、6 10、11 15哪一个区哪一个区 间之内。间之内。 十进制数十进制数 二进制数二进制数 Y0Y1Y2 DCBA 00000100 10001100 2001010

18、0 30011100 40100100 50101100 60110010 70111010 81000010 91001010 101010010 111011001 121100001 131101001 141110001 151111001 （4）PAL的应用的应用 0 1 2 Y =DC+DB Y =DCB+DCB+DCA Y =DC+DBA GAL器件分两大类：一类为普通型器件分两大类：一类为普通型GAL，其与或，其与或 阵列结构与阵列结构与PAL相似，如相似，如GAL16V8、GAL20V8、 ispGAL16Z8等；另一类为新型等；另一类为新型GAL，其与或阵列均，其与或阵列均

19、 可编程，可编程， 与与PLA结构相似，代表器件为结构相似，代表器件为GAL39V8。 4.5 GAL器件器件 GAL是在是在PAL的基础上发展起来的，具有和的基础上发展起来的，具有和PAL相同的相同的 与或阵列，即可编程的与阵列和固定的或阵列。不同的是它与或阵列，即可编程的与阵列和固定的或阵列。不同的是它 采用了电擦除、电可编程的采用了电擦除、电可编程的E2PROM工艺制作，可以用电信工艺制作，可以用电信 号擦除并反复编程上百次。号擦除并反复编程上百次。GAL器件的输出端设置了可编程器件的输出端设置了可编程 的输出逻辑宏单元的输出逻辑宏单元OLMC（Output Logic Macro Ce

20、ll），可），可 以将以将OLMC设置成不同的输出方式。这样，同一型号的设置成不同的输出方式。这样，同一型号的GAL 器件可以实现器件可以实现PAL器件所有的各种输出电路工作模式，可取器件所有的各种输出电路工作模式，可取 代大部分代大部分PAL器件，器件， 因此称为通用可编程逻辑器件。因此称为通用可编程逻辑器件。 （1）概述）概述 l 优点：优点： （2）GAL器件的特点器件的特点 l 缺点：缺点： 采用电擦除工艺和高速编程方法，使编程改写变得方便、采用电擦除工艺和高速编程方法，使编程改写变得方便、 快速，整个芯片改写只需数秒钟，可改写快速，整个芯片改写只需数秒钟，可改写 百次以上。百次以上。

21、 速度快、功耗低。存取时间为速度快、功耗低。存取时间为1240ns，功耗仅为双极型，功耗仅为双极型 PAL的的1/2或或1/4，编程数据可保存，编程数据可保存20年以上。年以上。 采用可编程的输出逻辑宏单元采用可编程的输出逻辑宏单元(OLMC)，使其具有极大的，使其具有极大的 灵活性和通用性。灵活性和通用性。 可预置和加电复位所有寄存器，备有加密单元。可预置和加电复位所有寄存器，备有加密单元。 仍属于低密度仍属于低密度PLD，规模小，每片相当于几十个等效门，规模小，每片相当于几十个等效门 电路，只能代替电路，只能代替 24片片MSI器件。器件。 在使用中还有许多局限性，如一般在使用中还有许多局

22、限性，如一般GAL只能用于同步时只能用于同步时 序电路，各序电路，各OLMC中的触发器只能同时置位或清零，还中的触发器只能同时置位或清零，还 不能充分发挥其作用。不能充分发挥其作用。 l GAL和和PAL在结构上的区别在结构上的区别 PAL结构结构 GAL结构结构 或阵列做或阵列做 在在OLMC 结构中结构中 适当地为适当地为OLMC进行编进行编 程，程，GAL就可以在功能就可以在功能 上代替上代替PAL各种输出类各种输出类 型及其派生类型型及其派生类型 （3）GAL器件的基本结构器件的基本结构(以以GAL16V8为例为例) GAL16V8 引脚图引脚图 V CC GAL16V8 I / O

23、I / O I / O OE I / O I / O I / O I / O I / O CLK I I I I I I I I GND 1 2 3 4 5 6 7 8 9 10 11 12 20 19 18 17 16 15 14 13 8 个输入端个输入端 8 个个 I/O 端端 1 个时钟输入端个时钟输入端 1 个输出使能控制输入端个输出使能控制输入端 1 CLK 2 I 3 I 4 I 5 I 6 I 7 I 8 I 9 I I/O 19 I/O 18 I/O 17 I/O 16 I/O 15 I/O 14 I/O 13 I/O 12 OE 11 可编程与阵列可编程与阵列 (64 32

24、) GAL16V8 逻辑图逻辑图 输出逻辑宏单元输出逻辑宏单元 (Output Logic Macro- Cell，简称，简称 OLMC) ) 与阵列与阵列 输入电路输入电路 1 CLK 2 I 3 I 4 I 5 I 6 I 7 I 8 I 9 I I/O 19 I/O 18 I/O 17 I/O 16 I/O 15 I/O 14 I/O 13 I/O 12 OE 11 可编程与阵列可编程与阵列 (64 32) 与阵列的作用是产生与阵列的作用是产生 输入信号的乘积项。其输输入信号的乘积项。其输 入信号为入信号为 8 个输入端提供个输入端提供 的原、反变量和的原、反变量和 8 个反馈个反馈 输

25、入端提供的原、反变量。输入端提供的原、反变量。 产生这些变量的那些乘积产生这些变量的那些乘积 项，则由对与阵列的编程项，则由对与阵列的编程 决定。决定。 时钟输入端，提供时序电路所需要的时钟信号。时钟输入端，提供时序电路所需要的时钟信号。 输出使能控制输入端。输出使能控制输入端。 它作为全局控制信号控制各它作为全局控制信号控制各 I/O 端的工作方式。端的工作方式。 1 CLK 2 I 3 I 4 I 5 I 6 I 7 I 8 I 9 I I/O 19 I/O 18 I/O 17 I/O 16 I/O 15 I/O 14 I/O 13 I/O 12 OE 11 可编程与阵列可编程与阵列 (6

26、4 32) OLMC 中含有或门、中含有或门、 D 触发器和多路选择器等，触发器和多路选择器等， 通过对通过对 OLMC 编程可得编程可得 到组合电路输出、时序电到组合电路输出、时序电 路输出、双向路输出、双向 I/O 端等多端等多 种工作组态。种工作组态。 GAL16V8 逻辑图逻辑图 64x32 16x64x8 （4）GAL的输出逻辑宏单元的输出逻辑宏单元OLMC l1个个8输入或门输入或门 l1个异或门个异或门 l1个个D触发器触发器 l4个多路选择个多路选择 开关开关 l4个控制字个控制字 来自来自 与阵列与阵列 0 1 P T M U X XOR(n) Q QD AC0 反馈反馈 F

27、 M U X 10 x 11x 0 x1 0 x0 AC0Syn AC1 (n) 11 10 01 00 T S U X M 0 1 O U X M VCC G2 来自邻级来自邻级 输出输出(n) I/O(n) CLKOE CLKOE G1 AC1 (n) 由由OLMC的结构图可以看出，的结构图可以看出，OLMC中的异或门和四个中的异或门和四个 多路选择开关由四个结构控制字多路选择开关由四个结构控制字XOR(n)、AC0、AC1(n)和和 Syn编程控制。其中编程控制。其中XOR(n) 和和AC1(n)是各个是各个OLMC自己的自己的 控制字，控制字，n代表代表OLMC的编号，这个编号与每个的

28、编号，这个编号与每个OLMC连接连接 的引脚号码一致；的引脚号码一致； AC0和和Syn为为8个个OLMC共用的控制字。共用的控制字。 OLMC的结构控制字的结构控制字 这些控制字集中放在一个行地址为第这些控制字集中放在一个行地址为第60行的具有行的具有82位的位的 结构控制字中。结构控制字中。 来自来自 与阵列与阵列 0 1 P T M U X XOR(n) Q QD AC0 反馈反馈 F M U X 10 x 11x 0 x1 0 x0 AC0Syn AC1 (n) 11 10 01 00 T S U X M 0 1 O U X M VCC G2 来自邻级来自邻级 输出输出(n) I/O(

29、n) CLKOE CLKOE G1 AC1 (n) 8输入或门输入或门 每个每个OLMC包含或阵列中的一个包含或阵列中的一个8输入或门，或门的每一输入或门，或门的每一 个输入对应一个乘积项（与阵列中的一个输出），故或门的个输入对应一个乘积项（与阵列中的一个输出），故或门的 输出为若干个乘积项之和。或门的输出接到异或门的一个输输出为若干个乘积项之和。或门的输出接到异或门的一个输 入端。入端。 异或门异或门 异或门用于控制或门输出信号的极性。异或门的另一个输异或门用于控制或门输出信号的极性。异或门的另一个输 入端为结构控制字中的入端为结构控制字中的1位位XOR(n)，当，当XOR(n)端为端为1时

30、，异或时，异或 门起反相器作用；否则为同相输出。异或门的输出直接送到门起反相器作用；否则为同相输出。异或门的输出直接送到D 触发器的输入端。触发器的输入端。 D触发器触发器 D触发器用于锁存异或门的输出状态，使触发器用于锁存异或门的输出状态，使 GAL能实现时序逻辑电路。能实现时序逻辑电路。 XOR(n) 来自来自 与阵列与阵列 0 1 P T M U X XOR(n) Q QD AC0 反馈反馈 F M U X 10 x 11x 0 x1 0 x0 AC0Syn AC1 (n) 11 10 01 00 T S U X M 0 1 O U X M VCC G2 来自邻级来自邻级 输出输出(n)

31、 I/O(n) CLKOE CLKOE G1 AC1 (n) PTMUX由编程的控制字由编程的控制字AC0和和AC1(n)加到与非门加到与非门G1 输出后进行控制。当输出后进行控制。当AC0或或AC1(n)=0时，第一个积项通过时，第一个积项通过 PTMUX输出到或门的输入端，作为或门的一个输入积项；输出到或门的输入端，作为或门的一个输入积项； 当当AC0=AC1(n)=1时，第一个积项不能作为输入项，可被时，第一个积项不能作为输入项，可被 选为三态门的控制项。此时选为三态门的控制项。此时PTMUX输出为输出为0，对或门输出，对或门输出 没影响。没影响。 4个多路选择开关个多路选择开关 l 积

32、项选择多路开关积项选择多路开关PTMUX 是一个二选一开关电路，是一个二选一开关电路， 它的输入端来自可编程与阵列它的输入端来自可编程与阵列 中的中的8个积项中的第一个，由编个积项中的第一个，由编 程决定这一积项用作输入项还程决定这一积项用作输入项还 是用作三态门的控制项。是用作三态门的控制项。 AC0 AC1 (n) 来自来自 与阵列与阵列 0 1 P T M U X XOR(n) Q QD AC0 反馈反馈 F M U X 10 x 11x 0 x1 0 x0 AC0Syn AC1 (n) 11 10 01 00 T S U X M 0 1 O U X M VCC G2 来自邻级来自邻级

33、输出输出(n) I/O(n) CLKOE CLKOE G1 AC1 (n) 当当AC0 AC1(n)=00时，时，TSMUX输出为固定高电平，三态门输出为固定高电平，三态门 始终选通，始终选通，I/O(n)端只能作输出使用。端只能作输出使用。 当当AC0 AC1(n)=01时，时，TSMUX输出为固定低电平，三态门输出为固定低电平，三态门 工作在高阻状态，无输出，此时工作在高阻状态，无输出，此时I/O(n)端可作输入使用。端可作输入使用。 当当AC0 AC1(n)=10时，时，TSMUX输出为公共控制信号输出为公共控制信号OE，三，三 态门的工作状态由外接态门的工作状态由外接OE信号控制。信号

34、控制。OE=1时，时，I/O(n)端作输端作输 出用；出用； OE=0时，时，I/O(n)端作输入用。端作输入用。 当当AC0 AC1(n)=11时，时，TSMUX输出为由与阵列来的第输出为由与阵列来的第 一个积项，则由与阵列来的各组的第一个积项分别控制各一个积项，则由与阵列来的各组的第一个积项分别控制各 自的三态门的输出。自的三态门的输出。 这是一个四选一开关电路，它的输入有：第一个积项、这是一个四选一开关电路，它的输入有：第一个积项、8 个个OLMC的共用控制信号的共用控制信号OE、固定的高电平、固定的高电平VCC和固定的低电和固定的低电 平平(地地)。选择控制由控制字。选择控制由控制字A

35、C0和和AC1(n)实现。实现。输出三态门共输出三态门共 有四种控制选择。有四种控制选择。 来自来自 与阵列与阵列 0 1 P T M U X XOR(n) Q QD AC0 反馈反馈 F M U X 10 x 11x 0 x1 0 x0 AC0Syn AC1 (n) 11 10 01 00 T S U X M 0 1 O U X M VCC G2 来自邻级来自邻级 输出输出(n) I/O(n) CLKOE CLKOE G1 AC1 (n) l 三态门控制选择多路开关三态门控制选择多路开关TSMUX 当当AC0+AC1(n)=AC0&AC1(n)=1,即即AC0=1且且AC1(n)=0时，时，

36、 选择选择D触发器输出；此时三态门受外部控制信号触发器输出；此时三态门受外部控制信号OE的控制，当的控制，当 OE=1时时, D触发器的输出才会经三态门驱动到触发器的输出才会经三态门驱动到I/O(n)端。端。 这也是一个二选一开关电路，它通过控制字这也是一个二选一开关电路，它通过控制字AC0和和AC1(n) 作用到或非门作用到或非门G2，再由，再由G2输出对输出对OMUX进行选择控制。进行选择控制。 当当AC0和和AC1(n)为其它三种组合时，选择异或门直接输出为其它三种组合时，选择异或门直接输出 到三态门。到三态门。 来自来自 与阵列与阵列 0 1 P T M U X XOR(n) Q QD

37、 AC0 反馈反馈 F M U X 10 x 11x 0 x1 0 x0 AC0Syn AC1 (n) 11 10 01 00 T S U X M 0 1 O U X M VCC G2 来自邻级来自邻级 输出输出(n) I/O(n) CLKOE CLKOE G1 AC1 (n) l 输出选择多路开关输出选择多路开关OMUX 四个反馈输入来自四个反馈输入来自: D触发器触发器Q端的输出；端的输出； 本级的本级的I/O端；端； 相邻单元的输出；相邻单元的输出； 固定低电平固定低电平(地地)。 选择控制由三个结构控制字选择控制由三个结构控制字AC0、 AC1(n)和和Syn的组合实现。的组合实现。 当当AC0 AC1(n) Syn=11x时，时，FMUX的输出选为本级的的输出选为本级的I/O。 当当AC0 AC1(n) Syn=10 x时，时，FMUX的输出为的输出为D触发器的触发器的Q输出。输出。 当当AC0 AC1(n) Syn=0 x1时时, FMUX的输出选为相邻单元的输出。的输出选为相邻单元的输出。 当当AC0 AC1(n) Syn=0 x0时，时，FMUX的输出为固