北航艾明晶EDA完整教程02

1、1 2 2.1 PLD的分类的分类 2.2 PLD的基本结构的基本结构 2.3 CPLD的结构与特点的结构与特点 2.4 FPGA的结构与特点的结构与特点 2.5 主要的主要的PLD厂商厂商 2.6 Altera公司的系列产品公司的系列产品 2.7 Xilinx公司的系列产品公司的系列产品 第第2 2章章 PLDPLD器件结构器件结构 3 2.1 PLD2.1 PLD的分类的分类 一、按集成度分类一、按集成度分类 二、按结构特点分类二、按结构特点分类 三、按编程特点分类三、按编程特点分类 4 2.1 PLD2.1 PLD的分类的分类 一、按集成度分类一、按集成度分类 集成度是集成度是PLD的一

2、项重要指标。的一项重要指标。 图图2-1 PLD2-1 PLD按集成度分类按集成度分类 PLD LDPLD (SPLD) FPGA PROM FPLA CPLD PAL GAL HDPLD GAL22V10 是低密度 PLD和高密 度PLD的分 水岭！ 5 2.1 PLD2.1 PLD的分类的分类 1. 1.低密度可编程逻辑器件（低密度可编程逻辑器件（LDPLDLDPLD） （1） PROM（Programmable Read-Only Memory，可编程只读存储器），可编程只读存储器） 采用熔丝工艺编程，采用熔丝工艺编程， 由固定的与阵列和由固定的与阵列和可编程可编程的的或或阵列组成；阵列

3、组成； 早期早期PROM只能写一次，不可擦除或重写；只能写一次，不可擦除或重写； 后来又出现可多次擦写后来又出现可多次擦写PROM：EPROM（紫外线擦除可编程只读存（紫外线擦除可编程只读存 储器）和储器）和E2PROM（电擦写可编程只读存储器）；（电擦写可编程只读存储器）； 特点：成本低，编程容易，适合于存储函数、数据和表格特点：成本低，编程容易，适合于存储函数、数据和表格 （2） FPLA（Field Programmable Logic Array，现场可编程逻辑阵列），现场可编程逻辑阵列） 在在PROM基础上发展的一种基础上发展的一种PLD vFPLAFPLA器件的器件的特点特点： 由

4、可编程的与阵列和可编程的或阵列组成； 编程工艺采用熔丝开关，为一次性一次性编程器件； 占用较大硅片面积； 逻辑函数输出以与与- -或表达式或表达式形式出现。 注：注：FPLAFPLA现已不常生产和使用！现已不常生产和使用！ 6 图图2-2 标准门电路构成的组合逻辑电路标准门电路构成的组合逻辑电路 与阵列、 或阵列 均固定！ 2.1 PLD2.1 PLD的分类的分类 7 2.1 PLD2.1 PLD的分类的分类 图图2-3 FPLA的基本熔丝结构的基本熔丝结构 行线（输入变量）行线（输入变量） 列线（乘积项）列线（乘积项） 行线（输出函数）行线（输出函数） 8 2.1 PLD2.1 PLD的分类

5、的分类 与阵列、 或阵列 均可编 程 注：使用注：使用PLDPLD编程器在现场可对与编程器在现场可对与- -或两级阵列或两级阵列 各交叉点编程，就能得到不同的逻辑函数各交叉点编程，就能得到不同的逻辑函数 这就是现场可编程逻辑阵列的含义。这就是现场可编程逻辑阵列的含义。 图图2-4 FPLA2-4 FPLA的映像逻辑图的映像逻辑图 9 2.1 PLD2.1 PLD的分类的分类 （3） PAL（Programmable Array Logic ，可编程阵列逻辑），可编程阵列逻辑） 继继FPLA之后，第一个具有典型实用意义的之后，第一个具有典型实用意义的PLD 分类：根据生产工艺的不同，分为分类：根

6、据生产工艺的不同，分为TTL型、型、CMOS型及型及 ECL型型PAL。 PAL器件的特点器件的特点 由可编程的与阵列和固定的或阵列组成； 速度快、功耗低； 除CMOS型PAL外，其他PAL器件均为一次性编程器件； 输出及反馈电路有多种结构类型。 10 2.1 PLD2.1 PLD的分类的分类 行线行线 （输入（输入 变量）变量） 列线（乘积项）列线（乘积项） 与阵列可 编程，或 阵列固定 图图2-5 PAL2-5 PAL器件的基本结构器件的基本结构 11 2.1 PLD2.1 PLD的分类的分类 （4） GAL （Generic Array Logic，通用逻辑阵列），通用逻辑阵列） 工艺上

7、采用工艺上采用EEPROM的浮栅技术，具有可擦除、可重新编程、数的浮栅技术，具有可擦除、可重新编程、数 据可长期保存和可重新组合结构的特点。据可长期保存和可重新组合结构的特点。 比比PALPAL器件功能更强，结构更灵活，可取代同型号的器件功能更强，结构更灵活，可取代同型号的 PALPAL器件。器件。 应用于低成本、不要求保密、电路简单的场合。应用于低成本、不要求保密、电路简单的场合。 v GALGAL区别于区别于PALPAL和其他和其他SPLDSPLD的最主要一点是其输出结构的最主要一点是其输出结构 采用灵活的、可编程的采用灵活的、可编程的输出逻辑宏单元输出逻辑宏单元（OLMCOLMC， Ou

8、tput Logic Macro CellOutput Logic Macro Cell）的形式。的形式。 12 2.1 PLD2.1 PLD的分类的分类 (1)(1)或门或门 (2)D(2)D触触 发器发器 (3)(3)可编可编 程多路程多路 开关开关 图图2-6 GAL器件输出逻辑宏单元器件输出逻辑宏单元OLMC (4)(4)输出输出 缓冲器缓冲器 返回返回 13 2.1 PLD2.1 PLD的分类的分类 类类 型型出现时期出现时期逻辑结构逻辑结构编程工艺编程工艺编程次数编程次数输出电路输出电路 PROM20世纪70 年代初期 与阵列固定、或 阵列可编程 熔丝开关一次性固定 FPLA20世

9、纪70 年代中期 与阵列、或阵列 均可编程 熔丝开关一次性固定 PAL20世纪70 年代末期 与阵列可编程、 或阵列固定，有 输出反馈单元 TTL型 CMOS型 ECL型 一次性 多次 一次性 固定 GAL20世纪80 年代初期 PAL型 在系统编程型 FPLA型 EEPROM100次以 上 可编程 表表2-1 SPLD2-1 SPLD器件的性能特点比较器件的性能特点比较 14 2.1 PLD2.1 PLD的分类的分类 v PALPAL和和GALGAL器件的缺点器件的缺点： 低密度，逻辑阵列规模小，每个器件仅相当于几十个 等效门； 结构简单，只能实现规模较小的电路，不适于较复杂 逻辑电路的设计

10、； 不能完全杜绝编程数据的非法抄袭。 vSPLDSPLD器件的基本结构：与或阵列器件的基本结构：与或阵列 v通过编程改变与阵列、或阵列的内通过编程改变与阵列、或阵列的内 部连接，实现不同的逻辑功能部连接，实现不同的逻辑功能 15 2.1 PLD2.1 PLD的分类的分类 2.2.高密度可编程逻辑器件（高密度可编程逻辑器件（HDPLDHDPLD） （1） CPLD（Complex Programmable Logic Device ，复杂可编程逻辑器件），复杂可编程逻辑器件） 采用采用CMOS EPROM、EEPROM、Flash Memory和和SRAM等编程技等编程技 术，构成了术，构成了高

11、密度高密度、高速度高速度和和低功耗低功耗的的PLD。 大多由宏单元、可编程大多由宏单元、可编程I/OI/O单元和可编程内部连线组成。单元和可编程内部连线组成。 其集成度远远高于其集成度远远高于PALPAL和和GALGAL，用来设计数字系统，体积小、功耗低、，用来设计数字系统，体积小、功耗低、 可靠性高。可靠性高。 （2） FPGA（Field Programmable Gates Array ，现场可编程门阵列器件），现场可编程门阵列器件） 基本结构一般由基本结构一般由3个个可编程可编程逻辑模块阵列逻辑模块阵列组成组成： 可配置逻辑模块（CLB，Configurable Logic Block

12、s） 输入/输出模块（IOB，Input/Output Blocks） 互连资源（ICR，Interconnect Capital Resource） 或叫可编程互连线PI（Programmable Interconnect） FPGA器件内还有一可配置的器件内还有一可配置的SRAM，加电后存储配置数据，该数据，加电后存储配置数据，该数据 决定了器件的具体逻辑功能。决定了器件的具体逻辑功能。 16 2.1 PLD2.1 PLD的分类的分类 二、按结构特点分类二、按结构特点分类 目前常用的目前常用的PLD都是从都是从与或阵列与或阵列和和门阵列门阵列两类基本结两类基本结 构发展而来构发展而来 因此

13、按结构特点因此按结构特点PLD分为两大类：分为两大类： （1）阵列型阵列型的的PLD器件：基本结构为与或阵列；器件：基本结构为与或阵列； （2）单元型单元型的的PLD器件：基本结构为逻辑单元器件：基本结构为逻辑单元 SPLD（包括（包括PROM、PLA、PAL、GAL）和绝大多）和绝大多 数数CPLD都属于阵列型的都属于阵列型的PLD器件器件 FPGA则属于单元型的则属于单元型的PLD器件：其基本结构为可编器件：其基本结构为可编 程的逻辑块。程的逻辑块。 17 2.1 PLD2.1 PLD的分类的分类 三、按编程特点分类三、按编程特点分类 1. 1. 按编程次数分类按编程次数分类 （1） 一次

14、性编程（一次性编程（OTP， One Time Programmable ）PLD 采用采用熔丝工艺熔丝工艺制造，熔丝断后不能再接上；反熔丝短路后也不能再制造，熔丝断后不能再接上；反熔丝短路后也不能再 断开，因此仅能一次性编程，不能重复编程和修改。断开，因此仅能一次性编程，不能重复编程和修改。 不适用于数字系统的研制、开发和实验阶段使用，而适用于产品定不适用于数字系统的研制、开发和实验阶段使用，而适用于产品定 型后的批量生产。型后的批量生产。 （2）可多次编程）可多次编程PLD 大多采用场效应管作编程元件，控制存储器存储编程信息。通常采大多采用场效应管作编程元件，控制存储器存储编程信息。通常采

15、 用用EPROM、EEPROM、FLASH或或SRAM工艺制造。工艺制造。 可重复编程和修改，适用于数字系统的研制、开发和实验阶段使用。可重复编程和修改，适用于数字系统的研制、开发和实验阶段使用。 18 2.1 PLD2.1 PLD的分类的分类 类类 型型一次性编程一次性编程PLD可多次编程可多次编程PLD 编程元件编程元件 熔丝型开关 反熔丝型开关 EPROM、EEPROM、 Flash Memory或SRAM 特特 点点 只允许对器件只允许对器件编程编程 一次一次，不能修改，不能修改 可可重复编程重复编程多次，可反复修改多次，可反复修改 举举 例例PROM EPROM、E2PROM、PAL

16、、 GAL、CPLD、FPGA 适应范围适应范围 产品定型后的 批量生产 数字系统的研发、 实验阶段 表表2-2 一次性编程器件与可多次编程器件的比较一次性编程器件与可多次编程器件的比较 19 基本可编程元件：基本可编程元件： 熔丝型开关 反熔丝型开关 基于浮栅编程技术的可编程元件 基于SRAM的可编程元件 2.1 PLD2.1 PLD的分类的分类 2. 2. 按照不同的编程元件和编程工艺分类按照不同的编程元件和编程工艺分类 PLD是一种数字集成电路的半成品，在它的芯片上按照一定的排是一种数字集成电路的半成品，在它的芯片上按照一定的排 列方式集成了大量的门和触发器等基本逻辑元件，使用者可以利列

17、方式集成了大量的门和触发器等基本逻辑元件，使用者可以利 用某种开发工具对它进行加工，把片内的元件连接起来，使它完用某种开发工具对它进行加工，把片内的元件连接起来，使它完 成某个逻辑电路或系统功能，成为一个可以在实际电子系统中使成某个逻辑电路或系统功能，成为一个可以在实际电子系统中使 用的专用集成电路。用的专用集成电路。 PLDPLD实际上是通过对器件内部的实际上是通过对器件内部的基本可编程元件基本可编程元件进行编程来实现用进行编程来实现用 户所需的逻辑功能的。户所需的逻辑功能的。 PLICE反熔丝 ViaLink元件 紫外光擦除EPROM 电擦除EPROM 闪速存储器Flash Memory

18、20 2.1 PLD2.1 PLD的分类的分类 按照不同的编程元件和编程工艺划分，按照不同的编程元件和编程工艺划分，PLDPLD器件可分为器件可分为4 4类：类： （1）采用熔丝型开关或反熔丝型开关的）采用熔丝型开关或反熔丝型开关的PLD （2）采用紫外光擦除）采用紫外光擦除EPROM的的PLD （3）采用电擦除）采用电擦除EPROM的的PLD （4）采用）采用SRAM结构的结构的PLD 非易失性器件和易失性器件非易失性器件和易失性器件 一般将采用前3类编程工艺的器件称为非易失性器件非易失性器件，这 类器件在编程后，配置数据将一直保持在器件内，掉电 后数据也不会丢失，直至将它擦除或重写。 采用

19、第4类编程工艺的器件称为易失性器件易失性器件，这类器件在 编程后，每次掉电后数据会丢失，在每次上电时需要重 新配置数据。 21 2.1 PLD2.1 PLD的分类的分类 PLICE反熔丝 ViaLink元件 紫外光擦除EPROM 电擦除EPROM 闪速存储器Flash Memory 类类 型型 存储编程信息存储编程信息 的元件的元件 擦除擦除 方式方式 掉电易掉电易 失性失性 编程次数编程次数 采用熔丝型或反熔采用熔丝型或反熔 丝型开关的器件丝型开关的器件 PROM不可擦除 非易失 性 一次 采用紫外光擦除采用紫外光擦除 EPROM的器件的器件 EEPROM紫外光擦除 非易失 性 多次 采用电

20、擦除采用电擦除 EPROM的器件的器件 EEPROM或 Flash Memory 电擦除 非易失 性 多次 采用采用SRAM结构的结构的 器件器件 SRAM电擦除易失性多次 表表2-3 2-3 按照不同的编程元件和编程工艺划分按照不同的编程元件和编程工艺划分 v大部分大部分CPLDCPLD采用电擦除采用电擦除EPROMEPROM的编的编 程元件，大部分程元件，大部分FPGAFPGA采用采用SRAMSRAM结构结构 22 2.2 PLD2.2 PLD的基本结构的基本结构 一、一、PLDPLD结构原理结构原理 二、二、PLDPLD电路的表示方法电路的表示方法 三、三、SPLDSPLD的结构的结构

21、23 2.2 PLD2.2 PLD的基本结构的基本结构 一、一、PLDPLD结构原理结构原理 任何任何组合逻辑组合逻辑函数均可化为函数均可化为“与或与或”表达式，用表达式，用“与与 门门-或门或门”二级电路实现，任何二级电路实现，任何时序电路时序电路都是由组合电都是由组合电 路加上存储元件（触发器）构成的路加上存储元件（触发器）构成的 。 从原理上说，与或阵列加上寄存器的结构就可以实现从原理上说，与或阵列加上寄存器的结构就可以实现 任何数字逻辑电路。任何数字逻辑电路。 PLD采用采用与或阵列与或阵列加上加上寄存器寄存器、加上、加上可灵活配置的互可灵活配置的互 连线连线的结构，即可实现任意的逻辑

22、功能。的结构，即可实现任意的逻辑功能。 24 2.2 PLD2.2 PLD的基本结构的基本结构 与或阵列与或阵列：PLD结构的主体，用来实现各种逻辑函数和逻辑功能。结构的主体，用来实现各种逻辑函数和逻辑功能。 输入缓冲电路输入缓冲电路：增强输入信号的驱动能力，产生输入信号的原变：增强输入信号的驱动能力，产生输入信号的原变 量和反变量；一般具有锁存器、甚至是可组态的宏单元。量和反变量；一般具有锁存器、甚至是可组态的宏单元。 输出缓冲电路输出缓冲电路：对将要输出的信号进行处理，既能输出纯组合逻：对将要输出的信号进行处理，既能输出纯组合逻 辑信号，也能输出时序逻辑信号。一般有三态门、寄存器等单元，辑

23、信号，也能输出时序逻辑信号。一般有三态门、寄存器等单元， 甚至是宏单元。甚至是宏单元。 输入输入 缓冲缓冲 电路电路 输出输出输入输入 与与 阵阵 列列 或或 阵阵 列列 输出输出 缓冲缓冲 电路电路 . . . . . . . . . . . . 图图2-7 PLD的基本结构框图的基本结构框图 25 2.2 PLD2.2 PLD的基本结构的基本结构 二、二、PLDPLD电路的表示方法电路的表示方法 1. PLD1. PLD缓冲电路的表示缓冲电路的表示 PLD的输入缓冲器和输出缓冲器都采用互补的结构的输入缓冲器和输出缓冲器都采用互补的结构 2. PLD2. PLD与门表示法与门表示法 图中乘积

24、项图中乘积项P=A B C 26 2.2 PLD2.2 PLD的基本结构的基本结构 3. PLD3. PLD或门表示法或门表示法 图中图中F = P1+P2+P3 4. PLD4. PLD连接的表示法连接的表示法 下图为下图为PLD中阵列交叉点中阵列交叉点3种连接方式的表示法。种连接方式的表示法。 图（图（a）为厂家生产芯片时即已连接好，不可改变；）为厂家生产芯片时即已连接好，不可改变； 图（图（b）和（）和（c）靠编程实现。）靠编程实现。 （a）固定连接）固定连接 （b）可编程连接）可编程连接 （c）断开）断开 27 2.2 PLD2.2 PLD的基本结构的基本结构 5. 5. 简单阵列的表

25、示简单阵列的表示 图中输出图中输出O1 = P1+P2 = /I1 /I2 I3 + I1 I2 /I3 乘积项乘积项P1 乘积项乘积项P2 28 2.2 PLD2.2 PLD的基本结构的基本结构 三、三、SPLDSPLD的结构的结构 1. PROM1. PROM阵列结构阵列结构 与阵列固定（包含输入与阵列固定（包含输入 信号所有可能的组合），信号所有可能的组合）， 或阵列可编程。或阵列可编程。 采用的是熔丝开关，为采用的是熔丝开关，为 一次性编程一次性编程PLD。 固定的与阵列固定的与阵列 可编程可编程的或阵列的或阵列 29 2.2 PLD2.2 PLD的基本结构的基本结构 2. PAL2.

26、 PAL与与GALGAL阵列结构阵列结构 PAL与与GAL门阵列结构相门阵列结构相 同：与阵列可编程，或阵同：与阵列可编程，或阵 列固定。列固定。 GAL区别于区别于PAL和其他和其他 SPLD的最主要一点是其的最主要一点是其 输出结构采用灵活的、可输出结构采用灵活的、可 编程编程的的输出逻辑宏单元输出逻辑宏单元 （OLMCOLMC，Output Logic Output Logic Macro CellMacro Cell）的形式。的形式。 可编程可编程的与阵列的与阵列 固定的或阵列固定的或阵列 30 2.3 CPLD2.3 CPLD的结构与特点的结构与特点 一、宏单元一、宏单元 二、可编程

27、二、可编程I/OI/O单元单元 三、可编程连线阵列三、可编程连线阵列 四、四、CPLDCPLD的性能特点的性能特点 31 2.3 CPLD2.3 CPLD的结构与特点的结构与特点 CPLD：Complex Programmable Logic Device，复杂可，复杂可 编程逻辑器件编程逻辑器件 是在是在PAL、GAL基础上发展起来的基础上发展起来的阵列型阵列型PLD。 采用采用CMOS EPROM、EEPROM、Flash Memory和和 SRAM等编程技术，构成了等编程技术，构成了高密度高密度、高速度高速度和和低功耗低功耗的的 PLD。 基本结构基本结构：大多由宏单元、可编程：大多由宏

28、单元、可编程I/OI/O单元和可编程内单元和可编程内 部连线组成。部连线组成。 CPLDCPLD集成度远远高于集成度远远高于PALPAL和和GALGAL，用来设，用来设 计数字系统，体积小、功耗低、可靠性高。计数字系统，体积小、功耗低、可靠性高。 32 2.3 CPLD2.3 CPLD的结构与特点的结构与特点 1998 A ltera C o rp o ratio n M A X 7 0 0 0 S In te rc o n n e c t S tru c tu re P I A I/O C on trol B lock L A B L A B L A BL A B L A BL A BL A

29、 BL A B L A BL A BL A B L A B L A BL A BL A BL A B L A B -L o g ic A rra y B lo c k , h a s 1 6 m a c ro c e lls （1）逻辑）逻辑 阵列块阵列块 （2）I/O控制块控制块 （3）可编程）可编程 互连阵列互连阵列 AlteraAltera公司的公司的MAX 7000SMAX 7000S的结构框图的结构框图 33 2.3 CPLD2.3 CPLD的结构与特点的结构与特点 一、宏单元一、宏单元 vCPLD的的逻辑宏单元逻辑宏单元主要包括主要包括与或阵列与或阵列、触发器触发器和和 多路选择器

30、多路选择器等电路，能独立地配置为组合或时序工等电路，能独立地配置为组合或时序工 作方式。作方式。 GAL器件的逻辑宏单元与器件的逻辑宏单元与I/O单元做在一起，称为输单元做在一起，称为输 出逻辑宏单元（出逻辑宏单元（OLMC）；）；CPLD的逻辑宏单元都的逻辑宏单元都 做在内部，称为内部逻辑宏单元。做在内部，称为内部逻辑宏单元。 34 2.3 CPLD2.3 CPLD的结构与特点的结构与特点 AlteraAltera公司公司MAX 7000S MAX 7000S 宏单元结构宏单元结构 1998 A ltera C o rp o ratio n M A X 7 0 0 0 S M a c ro

31、c e ll S tru c tu re P R N C L R N E N A L o g ic A rra y G lo b a l C le a r S h a re d L o g ic E xp a n d e rs C le a r C lo ck C le a r S e le ct R e g iste r B yp a ss P a ra lle l E xp a n d e rs to I/O B lo ck to P IA P ro d u ct- T e rm S e le ct M a trix from I/O P in G lo b a l C lo ck QD

32、E N 3 6 S ig n a ls F ro m P IA F a s t In p u t S e le c t 2 （1）逻）逻 辑阵列辑阵列 （3）可编）可编 程触发器程触发器 （2）乘积项）乘积项 选择矩阵选择矩阵 35 2.3 CPLD2.3 CPLD的结构与特点的结构与特点 v 逻辑宏单元结构和逻辑宏单元结构和I/O控制结构比控制结构比GAL有所改进，逻辑有所改进，逻辑 宏单元具有如下宏单元具有如下特点特点： （1 1）乘积项共享结构）乘积项共享结构 为提供所需要的逻辑资源，可以借助可编程开关将同 一宏单元（或其他宏单元）中未使用的乘积项联合起 来使用，这称为乘积项共享。 每个

33、宏单元中含有两两个或项输出，每个或项均由固定 的几个乘积项输入。 每个或项输出均可连接到相邻相邻的宏单元。 提高了各单元或门的使用效率，可实现较复杂的逻辑 功能。 36 2.3 CPLD2.3 CPLD的结构与特点的结构与特点 图图2-8 乘积项共享结构乘积项共享结构 或门（或门（1） 或门（或门（2） 37 2.3 CPLD2.3 CPLD的结构与特点的结构与特点 （2 2）多触发器和）多触发器和“隐埋隐埋”触发器结构触发器结构 每个逻辑宏单元内含有两两个或两个以上的触发器。 其中只有一个可与I/O引出端相连，其余均为“隐埋” 触发器，不与输出端相连，但可以反馈到与阵列，构 成更复杂的时序电

34、路。 可提高内部资源利用率。 GAL的OLMC 只有1个触发器 （3 3）触发器类型可编程结构）触发器类型可编程结构 通过对输出触发器编程，可实现4种不同类型触发器 结构：D、T、J-K和R-S触发器。 它们与逻辑宏单元相配合，可实现多种逻辑电路结构。 38 2.3 CPLD2.3 CPLD的结构与特点的结构与特点 二、可编程二、可编程I/OI/O单元单元 输入输出单元（输入输出单元（I/OI/O单元）要考虑以下一些要求：单元）要考虑以下一些要求： 能够兼容TTL和CMOS多种接口电压和接口标准； 可配置为输入、输出、双向I/O、集电极开路和三态门等各 种组态； 能提供适当的驱动电流，以直接驱

35、动发光二极管等器件； 降低功率消耗，防止过冲和减少电源噪声。 I/OI/O单元分布于器件的四周，提供器件外部引脚与内部逻单元分布于器件的四周，提供器件外部引脚与内部逻 辑之间的连接。辑之间的连接。 主要由触发器和缓冲器组成。主要由触发器和缓冲器组成。 每个每个IOBIOB控制一个外部引脚，可将其编程为控制一个外部引脚，可将其编程为输入输入、输出输出或或 双向双向I/OI/O功能，或功能，或集电极开路、三态门集电极开路、三态门等。等。 39 2.3 CPLD2.3 CPLD的结构与特点的结构与特点 三、可编程连线阵列三、可编程连线阵列 PIA，Programmable Interconnect

36、Array。 其作用是在各逻辑宏单元之间以及逻辑宏单元和其作用是在各逻辑宏单元之间以及逻辑宏单元和I/O单单 元之间提供互连网络。元之间提供互连网络。 采用采用固定长度固定长度的连线进行连接，从而有固定的延时，的连线进行连接，从而有固定的延时， 使时间性能容易预测。使时间性能容易预测。 而在而在FPGA中基于通道布线方案的布线延时是累加的、中基于通道布线方案的布线延时是累加的、 可变的，并与路径有关可变的，并与路径有关延迟不可预测！延迟不可预测！ 40 2.3 CPLD2.3 CPLD的结构与特点的结构与特点 四、四、CPLDCPLD的性能特点的性能特点 （1 1）可多次编程多次编程、改写和擦

37、除。 （2 2）采用CMOS EPROM、EEPROM、Flash Memory和SRAM等编程编程 技术技术，具有高密度、高速度、高可靠性和低功耗。 （3 3）I/O端数和内含触发器可多达数百个，集成度集成度远远高高于PAL和 GAL。 （4 4）有灵活多样的逻辑结构逻辑结构，可满足各种数字电路系统设计的需 要。 （5 5）内部时间延迟与器件结构及逻辑连接等无关，可预测可预测，易消 除竞争冒险。 （6 6）有多位加密位，且器件等效数千个逻辑门以上，因此可杜绝 编程数据的非法抄袭。 CPLD能实现较复杂的逻辑，不仅仅因为采 用了先进的编程工艺和逻辑结构，还在于 提供了先进的数字系统设计开发工具

38、。 41 2.4 FPGA2.4 FPGA的结构与特点的结构与特点 一、可配置逻辑模块（一、可配置逻辑模块（CLBCLB） 二、输入二、输入/ /输出模块（输出模块（IOBIOB） 三、可编程互连线（三、可编程互连线（PIPI） 四、片内四、片内RAMRAM 五、五、FPGAFPGA的性能特点的性能特点 六、六、FPGAFPGA与与CPLDCPLD的区别的区别 42 2.4 FPGA2.4 FPGA的结构与特点的结构与特点 与与CPLD相比，相比， FPGA具有更高的集成度、更强的逻辑功具有更高的集成度、更强的逻辑功 能和更大的灵活性。能和更大的灵活性。 FPGAFPGA器件基本结构器件基本结

39、构 一般由一般由3个个可编程可编程逻辑模块阵列逻辑模块阵列组成组成： 可配置逻辑模块（CLB，Configurable Logic Block） 输入/输出模块（IOB，Input/Output Block） 可编程互连线PI（Programmable Interconnect），或 叫互连资源（ICR，Interconnect Capital Resource） FPGA器件内还有一可配置的器件内还有一可配置的SRAM，其加电后存储的数，其加电后存储的数 据决定器件的具体逻辑功能。据决定器件的具体逻辑功能。 43 2.4 FPGA2.4 FPGA的结构与特点的结构与特点 图图2-9 FPGA

40、基本结构基本结构(Xilinx XC4000) （1） （2） （3） 44 2.4 FPGA2.4 FPGA的结构与特点的结构与特点 一 、 可 配 置 逻 辑 模 块一 、 可 配 置 逻 辑 模 块 （CLBCLB） CLBCLB是是FPGAFPGA的主要组成部的主要组成部 分，是实现逻辑功能的分，是实现逻辑功能的 基本结构单元。它主要基本结构单元。它主要 由逻辑函数发生器、触由逻辑函数发生器、触 发器、数据选择器等电发器、数据选择器等电 路组成。路组成。 在在Xilinx Xilinx 公司的公司的XC4000XC4000 器件中每个器件中每个CLBCLB由由3 3个组个组 合逻辑合逻

41、辑函数发生器函数发生器、 2 2 个个触发器触发器和由数据选择和由数据选择 器组成的器组成的内部控制电路内部控制电路 构成。构成。 图图2-10 XC4000的的CLB基本结构基本结构 45 2.4 FPGA2.4 FPGA的结构与特点的结构与特点 逻辑函数发生器G、F、H均为查找表结构，其工作原理类似于 ROM，其物理结构是静态存储器（SRAM）。 SRAM的地址线即 输入变量值，SRAM的输出为逻辑函数值。 N个输入的查找表 可以实现任意一个N输入的组合逻辑函数。G、F 为4输入函数 发生器，H为3输入函数发生器，。G、F和H结合起来，总共可 以实现多达九变量的组合逻辑函数。 CLB中的两

42、个边沿触发的D触发器主要用来实现寄存器逻辑。它 们有公共的时钟和时钟使能输入端，S/R控制电路可以分别对 两个触发器异步置位和复位，每个触发器都可以配置成上升沿 触发和下降沿触发。 CLB中的各种数据选择器(4选1，2选1等)可以被编程，分别用来 选择触发器激励输入信号、时钟有效边沿、时钟使能信号以及 输出信号，它们的地址控制信号均由编程信息提供。 46 2.4 FPGA2.4 FPGA的结构与特点的结构与特点 二、输入二、输入/ /输出模块（输出模块（IOBIOB） IOBIOB分布于器件的四周，提供器件外部引脚与内部逻辑之间的连接。分布于器件的四周，提供器件外部引脚与内部逻辑之间的连接。

43、主要由触发器和缓冲器组成。主要由触发器和缓冲器组成。 每个每个IOBIOB控制一个外部引脚，可将其编程为控制一个外部引脚，可将其编程为输入输入、输出输出或或双向双向I/OI/O功能，功能， 或或组合组合逻辑、逻辑、寄存器寄存器逻辑、逻辑、三态三态逻辑等。逻辑等。 可编程接口 图图2-11 XC4000的的IOB基本结构基本结构 47 2.4 FPGA2.4 FPGA的结构与特点的结构与特点 三、可编程互连线（三、可编程互连线（PIPI） 遍布器件内部，提供高速可靠的内部连线。它将遍布器件内部，提供高速可靠的内部连线。它将CLB之间、之间、 CLB和和IOB之间连接起来，构成复杂的逻辑。之间连接

44、起来，构成复杂的逻辑。 主要由纵横分布在主要由纵横分布在CLB阵列之间的金属线网络和位于纵横交阵列之间的金属线网络和位于纵横交 叉点上的叉点上的可编程开关矩阵可编程开关矩阵（PSM，Programmable Switch Matrix）组成。）组成。 FPGA使用使用分层分层连线资源结构，提供连线资源结构，提供3种连接结构：种连接结构： 单长线连接 双长线连接 长线连接 CPLD采用固定长采用固定长 度的连线度的连线! 48 2.4 FPGA2.4 FPGA的结构与特点的结构与特点 （1 1）单）单/ /双长线连接双长线连接 用于CLB之间的连接。任意两点间的连接都要通过开关矩 阵。利于相邻C

45、LB之间的快速快速互连和复杂复杂互连，但FPGA 内部时延与器件结构和逻辑布线等有关，其信号传输时时 延不确定延不确定。 通用单长线单长线连接包括夹在CLB之间的8 8条垂直和8 8条水平金 属线段，其交叉点是PSM。用于相邻相邻CLB或CLB与IOB之间 的连接。 通用双长线双长线连接包括夹在CLB之间的4 4条垂直和4 4条水平金 属线段。其长度是单长线的两倍。用于连接两个相隔相隔 （非相邻）的CLB。 49 2.4 FPGA2.4 FPGA的结构与特点的结构与特点 图图2-12 通用单通用单/双长线连接结构双长线连接结构 相邻相邻 相邻相邻 相隔相隔 相隔相隔 单长线单长线 双长线双长线

46、 50 2.4 FPGA2.4 FPGA的结构与特点的结构与特点 （2 2）长线连接）长线连接 长线是水平或垂直地贯穿于整个芯片的金属线，称为水平长线和垂直 长线。 不经过PSM，信号延迟小，主要用于长距离或多分支信号（如控制、 时钟信号）的传送。 51 2.4 FPGA2.4 FPGA的结构与特点的结构与特点 四、片内四、片内RAMRAM 在进行数字信号处理、数据加密或数据压缩等复杂数字系在进行数字信号处理、数据加密或数据压缩等复杂数字系 统设计时，要用到存储器。如果将存储模块集成到统设计时，要用到存储器。如果将存储模块集成到PLD芯芯 片中，可简化设计，提高系统速度，还可减少数据存储的片中

47、，可简化设计，提高系统速度，还可减少数据存储的 成本，使芯片内外数据交换更可靠。成本，使芯片内外数据交换更可靠。 目前新一代目前新一代FPGA都提供片内都提供片内RAM。这种片内。这种片内RAM的速度的速度 非常快，读操作的时间为非常快，读操作的时间为34ns，写操作的时间为，写操作的时间为5ns。 FPGA的片内的片内RAM分为两类：分为两类： 块RAM 分布式RAM 52 2.3 CPLD2.3 CPLD的结构与特点的结构与特点 五、五、FPGAFPGA的性能特点的性能特点 （1 1）采用SRAM编程技术，具有高密度、高速度、高可靠性 和低功耗。 （2 2）丰富的I/O端数和触发器，集成度

48、远远高于PAL和GAL。 （3 3）结构灵活，内部的CLB、IOB和PI均可编程；强有力的组 合逻辑函数发生器，可实现多个变量的任意逻辑。可满足 各种数字电路系统设计的需要。 （4 4）某些FPGA还提供片内高速RAM，可用于FIFO等的设计。 （5 5） 每次上电时需进行数据配置；断电后，配置数据自动 丢失。 （6 6）内部时间延迟与器件结构及逻辑连接等有关，故信号 传输时延不可预测缺点。 与CPLD的最大区别! 53 2.4 FPGA2.4 FPGA的结构与特点的结构与特点 六、六、FPGAFPGA与与CPLDCPLD的区别的区别 编程技术与数据易失性编程技术与数据易失性 通常通常FPGA

49、采用采用SRAM进行功能配置，可以重复编程，但系统进行功能配置，可以重复编程，但系统 掉电后，掉电后，SRAM中的数据丢失。因此，需在中的数据丢失。因此，需在FPGA外加外加 EPROM，将配置数据写入其中，系统每次上电自动将数据引，将配置数据写入其中，系统每次上电自动将数据引 入入SRAM中。中。 而一般而一般CPLD器件采用器件采用EEPROM存储技术，可重复编程，且系存储技术，可重复编程，且系 统掉电后，统掉电后，EEPROM中的数据不会丢失，适于数据的保密。中的数据不会丢失，适于数据的保密。 触发器资源触发器资源 FPGA器件由于含有丰富的触发器资源，容易实现器件由于含有丰富的触发器资

50、源，容易实现时序时序逻辑，逻辑， 若要求实现比较复杂的组合电路则需要几个若要求实现比较复杂的组合电路则需要几个CLB结合起来实现。结合起来实现。 CPLD的与或阵列结构，使它更适合于实现大规模的的与或阵列结构，使它更适合于实现大规模的组合逻辑组合逻辑 功能，而它的触发器资源相对比较少。功能，而它的触发器资源相对比较少。 54 2.4 FPGA2.4 FPGA的结构与特点的结构与特点 芯片利用率芯片利用率 FPGA多为多为细粒度细粒度结构。结构。FPGA内部有丰富连线资源，内部有丰富连线资源，CLB分块比分块比 较小，芯片利用率比较高。较小，芯片利用率比较高。 CPLD多为多为粗粒度粗粒度结构。

51、结构。 CPLD宏单元的与或阵列较大，通常不能宏单元的与或阵列较大，通常不能 完全被应用，而且宏单元之间主要通过高速数据通道连接，容量有完全被应用，而且宏单元之间主要通过高速数据通道连接，容量有 限，限制了器件的灵活布线，因此限，限制了器件的灵活布线，因此CPLD利用率比利用率比FPGA低低。 布线结构与延时预测性布线结构与延时预测性 FPGA为为非连续式非连续式布线。布线。FPGA器件在每次编程时实现的逻辑功能一器件在每次编程时实现的逻辑功能一 样，但走的路线不同，因此样，但走的路线不同，因此延时难以预测延时难以预测，要求开发软件允许工程，要求开发软件允许工程 师对关键的路线给予限制。师对关

52、键的路线给予限制。 CPLD为为连续式连续式布线。布线。CPLD每次布线路径一样，其连续式互连结构每次布线路径一样，其连续式互连结构 利用具有同样长度的一些金属线实现逻辑单元之间的互连，消除了利用具有同样长度的一些金属线实现逻辑单元之间的互连，消除了 分段式互连结构在定时上的差异，并且在逻辑单元之间提供分段式互连结构在定时上的差异，并且在逻辑单元之间提供快速快速而而 且具有且具有固定延时固定延时的通路。另外，的通路。另外，CPLD的延时比较小。的延时比较小。 55 2.4 FPGA2.4 FPGA的结构与特点的结构与特点 表表2-4 FPGA与与CPLD的比较的比较 续编程工艺编程工艺编程类型

53、编程类型信息信息功耗功耗 CPLDEPROM,EEROM,FlashROM型固定高 FPGASRAMRAM型（与存储器联用） 可实时重构低 FPGA(Altera公司)反熔丝ROM型固定低 续触发器数触发器数单元功能单元功能Pin-Pin延迟延迟加密性能加密性能适用场合适用场合 CPLD少强确定，可预测可加密逻辑型系统 FPGA多弱不确定，不可预测不可加密数据型系统 FPGA(Altera公司)少（互连实现）弱不确定，不可预测数据型系统 比较集成规模集成规模单元粒度单元粒度互连方式互连方式速度速度 CPLD小（最大数万门）大（PAL结构）集总总线高 FPGA大（最高达数百万门）小（PROM结构

54、）分段总线低 FPGA(Altera公司)较大小（门、MUX结构）非集总总线低 56 2.5 2.5 主要的主要的PLDPLD厂商厂商 主要的主要的PLDPLD厂商：厂商： ProviderProductDescriptionEDA Tool AlteraCPLD：MAX； FPGA：FLEX ， APEX，Cyclone， Stratix One of the 3 biggest PLD providers in the world. Reprogrammable PLD MAX+PLUS （第三代）， Quartus （第四 代） XilinxCPLD：CoolRunner， XC9500

55、； FPGA：XC4000 ， Virtex，Spartan One of the 3 biggest PLD providers in the world. The inventer of FPGA. Reprogrammable PLD Foundation（早期 的开发工具 ）， ISE Lattice高密度高密度PLD：ispLSI， ispMACH； 低密度低密度 PLD：ispGAL/PAL， ispGDX，ispGDS One of the 3 biggest PLD providers in the world. The inventer of ISP technology,

56、GAL. ispDesignEXPERT， ispLEVER（2002 年新推出） Actel eX，MX，SX/SX-A The leader of OTP（One Time Programmable ） FPGA. Widely used in military，aeronautics and space fields. Designer， Libro2.2 57 2.5 2.5 主要的主要的PLDPLD厂商厂商 1. Altera公司公司 九十年代以后发展很快，是三大九十年代以后发展很快，是三大PLD供应商之一。供应商之一。 早期有早期有MAX 系列（第一代基于乘积项结构的系列（第一代基

57、于乘积项结构的 CPLD）；）； 后来有后来有FLEX系列、系列、APEXAPEX系列、系列、ACEXACEX系列系列 ； 2002年推出年推出Cyclone 系列（系列（成本最低）、成本最低）、Stratix系列（系列（高速高速、 高密度高密度 ）；）； 2004年推出年推出Cyclone II系列、系列、Stratix II系列，系列， MAX II系列系列 （第二代低成本（第二代低成本MAX CPLD产品，采用新的查找表结构）产品，采用新的查找表结构） Altera公司的公司的PLD的的特点：特点： 高性能高性能 高集成度高集成度 高性价比高性价比 器件延时可预测器件延时可预测 丰富的丰

58、富的IP核、宏功能库核、宏功能库 AlteraAltera、Xilinx Xilinx 和和 Lattice Lattice 是全球最大的三个是全球最大的三个PLDPLD厂商厂商, , 全全 球球CPLD/FPGACPLD/FPGA产品产品60%60%以上是由以上是由AlteraAltera和和XilinxXilinx提供的。提供的。 58 2.5 2.5 主要的主要的PLDPLD厂商厂商 2. Xilinx（赛灵思）公司（赛灵思）公司 FPGA的发明者的发明者（ Xilinx 公司于公司于1985年首次推出年首次推出FPGA ），）， 老牌老牌PLD公司；公司； 三大三大PLD供应商之一；供

59、应商之一； 产品种类较全：产品种类较全： FPGA： XC ，Virtex，Spartan系列系列 CPLD： CoolRunner，XC9500系列系列 通常来说，在欧洲用通常来说，在欧洲用Xilinx产品产品的人多，在日本和亚太地区的人多，在日本和亚太地区 用用Altera产品产品的人多，在美国则是平分秋色。的人多，在美国则是平分秋色。 开发软件开发软件： Foundation早期的开发工具，逐步被早期的开发工具，逐步被ISE取代；取代； ISEXilinx公司集成开发的工具；公司集成开发的工具； ISE WebpackXilinx提供的免费开发软件，功能比提供的免费开发软件，功能比 IS

60、E少一些，可以从少一些，可以从Xilinx网站下载；网站下载； 嵌入式开发套件（嵌入式开发套件（EDK）用于开发集成用于开发集成PowerPC硬硬 核和核和MicroBlaze软核软核CPU的工具；的工具； System Generator for DSP配合配合Mathlab，在，在FPGA 中完成数字信号处理的工具。中完成数字信号处理的工具。 59 2.5 2.5 主要的主要的PLDPLD厂商厂商 3. Lattice （莱迪思）公司（莱迪思）公司 ISP（In System Programmable）技术的发明者，）技术的发明者，ISP技技 术极大地促进了术极大地促进了PLD产品的发展。