第09章-场效应晶体管

1、第九章 场效应晶体管 白雪飞 中国科学技术大学电子科学与技术系 MOS晶体管 MOS晶体管的匹配 浮栅晶体管 JFET晶体管 提纲 2 MOS晶体管 (A) 增强型NMOS (B) 增强型PMOS (C) 耗尽型NMOS (D) 耗尽型PMOS MOS晶体管的类型 MOS晶体管建模 5 跨导系数 6 阈值电压 7 N阱CMOS工艺NMOS晶体管的简化寄生模型 寄生参数 8 N阱CMOS工艺PMOS晶体管的简化寄生模型 寄生参数 9 击穿机制 雪崩击穿 穿通击穿 介质击穿 热载流子诱发阈值电压偏移 短沟道NMOS晶体管的击穿效应 穿通击穿（0.4um工艺器件）和雪崩击穿（0.6um和0.8um工

2、艺器件） 击穿机制 10 当源/漏扩散区相对背栅正偏时，会向邻近器件的反偏结注入少子 相邻的NMOS和PMOS晶体管相互交换少子会引发CMOS闩锁效应 少子保护环可以防止闩锁效应 具有收集空穴保护环的PMOS； (B) 具有收集电子保护环的NMOS 闩锁效应 11 漏电机制 12 简单的自对准多晶硅栅NMOS晶体管的版图和剖面图 构造CMOS晶体管 13 (A) 利用NSD、PSD和沟槽掩模层 (B) 利用NMoat和PMoat编码层 MOS晶体管版图 14 MOS管的宽度和长度 15 (A) N阱；(B) P阱；(C) 双阱 N阱和P阱工艺 16 采用硼和磷实现沟道终止注入的N阱CMOS晶圆

3、 沟道终止注入 17 天然(Native)晶体管 天然的阈值电压取决于栅和背栅的掺杂及栅氧化层的厚度 电流设计者也可以使用天然晶体管 经过调整的晶体管 通过对沟道区的注入可以改变MOS晶体管的阈值电压 P型注入使阈值电压正向移动 N型注入使阈值电压负向移动 阈值调整注入 18 (A) 天然NMOS；(B) 天然PMOS 天然(Native)晶体管版图 19 双掺杂多晶硅CMOS晶体管的剖面图 双掺杂多晶硅CMOS晶体管 20 恒定电压按比例缩小 保持晶体管工作电压不变的前提下缩小其尺寸 恒定电场按比例缩小 降低电源电压使晶体管中的电场在尺寸缩小的情况下保持恒定 大多数现代工艺都使用某种形式的恒

4、定电场按比例缩小 光学收缩、选择性栅极尺寸收缩 按比例缩小晶体管 改善性能，寄生电容变小，开关速度变快，翻转功耗降低 应用于数字逻辑电路可得到预期效果 应用于模拟电路或混合信号电路则必须对电路性能重新评估 按比例缩小晶体管 21 (A) 比例100%；(B)光学收缩至80% (C) 有选择的将绘制栅长收缩至80% 按比例缩小晶体管 22 分段晶体管 23 合并晶体管M1和M2共用一个源极 合并晶体管 24 二输入与非门 (A) 原理图；(B) 版图 合并晶体管实例 25 折叠晶体管 26 环形晶体管：(A) 方形；(B) 圆形 环形结构可以降低漏区电容与沟道宽度之比，提高开关速度 环形晶体管

5、27 背栅接触与保护环结合用于防止闩锁效应 NMOS背栅须低于或等于源极电位；PMOS背栅须高于或等于源极电位 (A) 邻接的背栅接触孔：源极和背栅在同一电位 (B) 分离的背栅接触孔：源极和背栅在不同电位 背栅接触 28 (A) 叉指状背栅接触孔 (B) 分布式背栅接触孔 背栅接触 29 扩展电压晶体管 30 (A) 轻掺杂漏区(LDD)晶体管 (B) 双扩散漏区(DDD)晶体管 LDD和DDD晶体管 31 (A) 非对称扩展漏区结构；(B) 对称扩展漏区结构 扩展漏区NMOS晶体管 32 (A) 非对称扩展漏区结构；(B) 对称扩展漏区结构 扩展漏区PMOS晶体管 33 (A-B-C) 分

6、阶段氧化技术；(D-E-F) 刻蚀再生长技术 多栅氧化层 34 (A) 薄氧化层晶体管；(B) 厚氧化层晶体管 多栅氧化层版图 35 功率MOS晶体管 36 MOS安全工作区 37 矩形功率晶体管金属连线版图，箭头表示电流方向 功率MOS晶体管版图 38 MOS晶体管的匹配 39 匹配MOS晶体管 有些电路利用栅源电压匹配，如差分对 有些电路利用漏极电流匹配，如电流镜 优化电压匹配和优化电流匹配所需的偏置条件不同 可以优化MOS管的电压匹配或电流匹配，但不能同时优化二者 电压匹配 产生匹配电压的MOS电路应工作在较低的有效栅压下，0.1V 电流匹配 产生匹配电流的MOS电路应工作在较高的有效栅

7、压下，0.3V 匹配MOS晶体管 栅极面积 栅氧化层厚度 沟道长度调制效应 方向 几何效应 41 栅极面积 42 栅氧化层厚度和沟道长度调 制效应 43 方向相同的器件(A)匹配精度高于方向不同的器件(B)和(C) 方向 44 扩展漏区晶体管 (A) 互为镜像的结构出现失配；(B) 方向一致的结构不受影响 多晶硅刻蚀速率的变化 使硅栅MOS晶体管的栅极长度发生变化 可使用陪衬栅极以确保均匀刻蚀 扩散穿透多晶硅 杂质在多晶硅内部无法均匀扩散 杂质沿晶粒边界快速扩散；在单个晶粒内部扩散速度较慢 有源栅极上方的接触孔 有源栅极上的接触孔位置有时会引起显著的阈值电压失配 保证接触孔位于厚场氧化层上方，

8、而不是有源栅区上方 沟道附近的扩散区 深扩散区会影响附近MOS晶体管的匹配 深扩散区尾部会延伸相当长的距离与附近MOS晶体管的沟道相交 扩散和刻蚀效应 45 (A) 没有陪衬栅极的MOS晶体管阵列 (B) 包括陪衬栅极的MOS晶体管阵列 多晶硅刻蚀速率的变化 46 多晶硅栅杂质扩散过程 (A) 杂质完全再分布之前 (B) 杂质完全再分布之后 (C) 过度退火导致杂质穿过栅氧化层 扩散穿透多晶硅 47 阱的绘制边界与有源栅区之间的距离 沟道附近的扩散区 48 氢化作用 部分氢原子可以渗入夹层氧化物并到达氧化层-硅界面处与悬挂键结合 该反应中和了悬挂键引入的正的固定电荷，有助于减小阈值电压的变化

9、悬挂键的随机分布会引起阈值电压的随机波动，氢退火有助于改善阈值 电压的匹配 关键匹配晶体管的有源栅区上方不应进行金属化 次要匹配晶体管应具有相同的金属化版图，从而可以允许金属穿过 填充金属 去除匹配器件上方的填充金属，同时注意金属密度规则 采用定制的填充金属包围匹配晶体管，以确保匹配晶体管周围的金属图 形是相同的 氢化作用 49 氧化层的厚度梯度 氧化层存在放射状的厚度梯度 氧化层厚度差别直接影响阈值电压的匹配 应力梯度 应力使载流子的迁移率发生变化，从而影响MOS晶体管的跨导系数 应力不影响MOS晶体管的阈值电压，因此对电压匹配几乎没有影响 热梯度 热梯度影响阈值电压，从而影响MOS晶体管的

10、电压匹配 热梯度影响载流子有效迁移率，从而影响MOS晶体管的跨导系数和电流 匹配 热效应和应力效应 50 一致性 匹配器件的质心位置应完全重合，或近似一致 对称性 阵列应同时相对于X轴和Y轴对称，阵列中各单元位置相互对称 分散性 每个匹配器件的各个组成部分应尽可能均匀的分布在阵列中 紧凑型 阵列排布应尽可能紧凑，并接近于正方形 方向性 每个匹配器件中应包含等量的朝向相反的段 MOS晶体管共质心规则 51 叉指状MOS晶体管 共质心MOS晶体管 52 交叉耦合MOS晶体管 共质心MOS晶体管 53 MOS晶体管的匹配规则 54 采用薄氧化层器件代替厚氧化层器件 使晶体管的取向一致 晶体管应相互靠

11、近 匹配晶体管的版图应尽可能紧凑 MOS晶体管的匹配规则 55 如果可能，应采用共质心版图结构 避免使用极短或极窄的晶体管 在阵列晶体管的末端放置陪衬段 把晶体管放置在低应力梯度区域 MOS晶体管的匹配规则 56 晶体管应与功率器件距离适当 有源栅区上方不要放置接触孔 金属布线不能穿过有源栅区 使所有深扩散结远离有源栅区 MOS晶体管的匹配规则 57 精确匹配晶体管应放置在芯片的对称轴上 不要让NBL阴影与有源栅区相交 用金属条连接栅叉指 尽量使用NMOS晶体管而非PMOS晶体管 MOS晶体管的匹配规则 58 浮栅晶体管 浮栅雪崩注入MOS(FAMOS)晶体管 图中显示利用漏区/背栅结雪崩击穿注入电子的编程过程 FAMOS晶体管 60 双层多晶硅晶体管 (A) 剖面图；(B) 等效电路 双层多晶硅晶体管 61 浮栅隧穿氧化层(FOTOX)晶体管 FOTOX晶体管 62 单层多晶硅EEPROM单元 (A) 版图；(B) 等效电路 单层多晶硅EEPROM单元 63 单层多晶硅