哈工大2006-数电4页

1、第2页共4页数字电路部分（共75分）八、概念（每小题2分，共10分）1试写出三位循环（格雷）码？ 000 001 011 010 110 111 101 1002试说明异步级联分频器的缺点？ 有延时，工作频率不能太高3试写出T触发器到D触发器的转换函数。 TDQn4试说明“三人表决逻辑”中所包含最小项的个数？ 45试说明单稳态（振荡器）触发器有哪两种电路形式？ 微分型，积分型九、简答题 （每小题5分，共20分）（可以不写详细设计过程）FYD0 D1 D2 D3 D4 D5 D6 D7E8选1数据选择器S2S1S01011010Q2Q1Q01. 试利用集成计数器和8选1数据选择器设计一个1011

2、010序列发生器。先设计一个模7计数器，将其输出Q2Q1Q0接到选择器的控制输入端2. 试用74138和与非门实现逻辑函数：F(A,B,C)=m(3,4,5,7)+(0,2,6)。将ABC作为74138的地址输入，然后将输出端Y3，Y4，Y5，Y7与非即可，不用考虑任意项3. 一设计需要检测输入信号A的变化，当A有变化时（由高电平变到低电平、或由低电平变高电平、或正脉冲、或负脉冲），输出F为高。设A初始状态不定（可能为高，也可能为低），F初始态为低，试设计该电路，直接画出电路，不用写设计过程。D1 Q1D2 Q211A1F4. 试分析下图由4位加法器74283组成的两个两位二进制数运算电路的功

3、能，说明运算结果数据中（F3，F2，F1，F0）每一位的含义及k的作用，说明何时输出为补码。0 0 A1A0CO 3 2 1 03 0 3 0 CIA B=1=1=1k 0 B1 B0F3 F2 F1 F0 可实现两个两位二进制数的加减运算 F3为符号位，F2，F1，F0为和数 作减法时，k为减数的符号位 A-B0时，输出为补码表示第3页共4页真值表ABCDF00000000100010000110010000101001100011111000010010101001011111001110111110111111十、某进修班开设数字信号处理（5学分）、通信原理（4学分）、个人通信（3学分）

4、和无线网络技术（2学分）四门课程。若考试通过，可以获得相应的学分；若课程考试没通过，则得0学分。规定至少获得9学分才可结业。试用数据选择器设计该组合逻辑电路，判断进修生能否结业。（13分）答：设ABCD四个变量分别代表四门课程F为输出，为1表示可结业，0不能卡诺图CDAB00011110000000010010111111100010FABBCDACD 逻辑电路十一、试分析如图所示同步时序电路，并给出结论（12分）J0 Q0K0 Q0&J1 Q1K1 Q11&xCPZ答：1001序列检测器Q1n+1=x Q1nQ0n + x Q1n Q0nQ0n+1= Q1n Q0n + xZ=x Q1n Q

5、0n状态转换真值表xQ1nQ0nQ1n+1Q0n+1Z000000001100010110011000100010101010110010111011000111100/00/01/00/00/01/01/11/0第4页共4页十二、某多功能信号发生器原理框图如下图所示，它可以产生4种信号（正弦波，三角波，阶梯波和梯形波）。每种波形的一个周期用50个（字节）数据表示，依次分别预先存放在对应EPROM（648bit）存储器的前50个单元中。K1、K2为波形输出选择控制端，功能见表1。数模转换器（DAC）的参考电压为2.5V。设系统输入工作时钟CLK为10MHz，DAC转换率设为4档（由K3，K4控

6、制，见表2），分别为2MHz，1MHz，500KHz和250KHz（即CP）。(共20分)。试完成下列任务：1设计波形输出选择译码控制电路 (4分)2设计分频控制电路 (6分)3设计地址发生器电路 (4分)4计算DA转换器的最小输出电压值？(3分)5若采用一片2568位的EPROM，试说明应怎样存放这4种波形的数据，波形选择译码控制电路应怎样设计，画出简单示意图。(3分) 表1K1K2波形00正弦波01三角波10阶梯波11梯形波表2K3K4CP002MHz011MHz10500KHz11250KHzCLKK1K2分频控制电路地址发生器VoACPK3K4CS3 EPROM(648) D0D7A0

7、A5 梯形波 OECS2 EPROM(648) D0D7A0A5 阶梯波 OECS1 EPROM(648) D0D7A0A5 三角波 OECS0 EPROM(648) D0D7A0A5 正弦波 OE数模转换DAC低通滤波译码控制VREFY0 Y1 Y2 Y3 74139A0 A1 EN K2K1 0CS0 CS2 CS1 CS3FYD0 D1 D2 D3S1S0E2M 500K1M 250KK3K4答：用2-4线译码器设计同步50进制（049）计数器先设计5分频（2MHz），然后依次二分频得（1MHz，500KHz，250KHz），经4选1输出9.8mV10 mV4种波形数据分别存储到2568

8、位EPROM 的00H31，40H71，80HB1，C0HE1H，地址A7A6直接连K1K2。附图：集成电路功能表Q3 Q2 Q1 Q0 ENT CO ENP 74161 CP LD CR D3 D2 D1 D0同步4位二进制计数器7416174161功能表CPCRLDENTENP功能0异步清零10置数1101保持1110保持1111计数Q3 Q2 Q1 Q0 ENT CO ENP 74160 CP LD CR D3 D2 D1 D0同步BCD加法计数器74160A0A1A2A3A4A5 A6 A7EPROM(2568) D7 D6 D5 D4 D3 D2 D1 D0 RDCS2568bit EPROM 逻辑符号A0A1A2A3A4A5EPROM(648) D7 D6 D5 D4 D3 D2 D1 D0 RDCS648bit EPROM 逻辑符号F