相联存储器的设计

1、 课课 程程 设设 计计 报报 告告 课程设计名称：计算机组成原理课程设计计算机组成原理课程设计 课程设计题目：相联存储器的设计与实现 学院：学院： 专业：专业： 年级年级: : 指导老师：指导老师： 学生姓名：学生姓名： 日期：日期： -I- 目目 录录 第第 1 章章 总体设计方案总体设计方案.1 1.1设计原理.1 1.2设计思路.2 1.3设计环境.3 第第 2 章章 详细设计方案详细设计方案.5 2.1 总体方案的设计与实现 .5 2.1.1 创建顶层图形设计文件.5 2.1.2 器件的选择与引脚锁定.5 2.2 功能模块的设计与实现 .8 2.2.1 检索寄存器的设计与实现.8 2

2、.2.2 屏蔽寄存器的设计与实现.9 2.2.3 存储体的设计与实现.9 2.2.4 比较器的设计与实现.10 2.2.5 与门芯片的设计与实现.11 第第 3 章章 程序调试与结果测试程序调试与结果测试.13 3.1 程序调试 .13 3.2 程序测试及结果分析 .13 参考文献参考文献.16 总结总结.18 -1- 第 1 章 总体设计方案 1.1设计原理设计原理 相联存储器不按地址寻址而按照内容寻址，相联存储器由检索寄存器 CR、 屏蔽寄存器 MR、存储体和结果寄存器 SRR 构成。设存储器有 8 个字，8 位，则 CR 与 MR 为 1 字 8 位，将要检索的内容输入到检索寄存器 CR

3、 中，用屏蔽寄存 器 MR 屏蔽掉存储体中不参与比较的位数，其余比较位不变，将这个结果与检索 寄存器比较，将结果送入结果寄存器保存，根据结果寄存器的数据可以得到符合 检索寄存器的数据所在的存储区域，原理如图 1。 图图 1 1 相联存储器原理图相联存储器原理图 检索寄存器 比较电路 屏蔽寄存器 存储体 结 果 寄 存 器 -2- 1.2设计思设计思路路 检索寄存器（CR）：存放要检索的数据，位数与存储器字长一致。 屏蔽寄存器（MR）：与 CR 配合使用，检索位置为 1，其余不参与比较的位 设为 0，位数与存储体字长一致，与存储体里的数据相与，得到的结果送入结果 寄存器保存。 存储体：由 3-8

4、 译码器选择地址输入数据，是 8 乘 8 的结构。 结果寄存器：存放检索寄存器和屏蔽寄存器相与的结果。 若存储体存的八个存储单元分别存着数据为： 00100110、11011001 11110101、11000011、10010101、01100010、11000011、00101001，CR 中存储 的数据为 00010100，MR 存的数据是 00011100，经过比较可以发现第三个和第五 个存储单元符合 CR，所以输出 00101000,见图 2。 X X X 1 0 1 X X CR 0 0 0 1 1 1 0 0 MR SRR 图图 2 相联存储器工作原理图相联存储器工作原理图 0

5、0 1 0 1 0 0 0 0 0 1 0 0 1 1 0 1 1 0 1 1 0 0 1 1 1 1 1 0 1 0 1 1 1 0 0 0 0 1 1 1 0 0 1 0 1 0 1 0 1 1 0 0 0 1 0 1 1 0 0 0 0 1 1 0 0 1 0 1 0 0 1 -3- 1.3设计环境设计环境 硬件环境：伟福 COP2000 型计算机组成原理试验仪、XCV200 实验板、XP 系统计算机。COP2000 计算机组成原理实验系统由实验平台、开关电源、软件三 大部分组成，试验台上有寄存器组 R0-R3、运算单元、累加器 A、暂存器 B、直 通/左移/右移单元、地址寄存器、程序计

6、数器、堆栈、中断源、输入/输出单元、 存储单元、微地址寄存器、指令寄存器、微程序寄存器、组合逻辑控制器、扩展 座、总线插孔区、微动开关/指示灯、逻辑笔、脉冲源、20 个按键、字符式 LCD、 RS232 口，如图 3。 图图 3 COP2000 计算机组成原理集成调试软件计算机组成原理集成调试软件 EDA 环境：Xilinx foundation f3.1 设计软件、COP2000 仿真软件。Xilinx foundation f3.1 是 Xinlinx 公司的可编程器件开发工具，该平台功能强大，主要 用于百万逻辑门的设计。该系统由设计入口工具、设计实现工具、设计验证工具 三大部分组成。设计

7、入口工具包括原理图编辑器、有限状态机编辑器、硬件描述 语言（HDL）编辑器、LogiBLOX 模块生成器、Xilinx 内核生成器等软件。其功 能是：接收各种图形或文字的设计输入，并最终生成网络表文件。设计实现工具 -4- 包括流程引擎、限制编辑器、基片规划器、FPGA 编辑器、FPGA 写入器等软件。 实际实现工具用于将网络表转化成配置比特流，并下载到器件。设计验证工具包 括功能和时序仿真器、静态时序分析器等，可用来对设计中的逻辑关系及输出结 果进行验证，并详尽分析各个时序限制的满足情况，如图 4. 图图 4 Xilinx foundation f3.1 设计平台设计平台 -5- 第 2 章

8、 详细设计方案 2.1 总体方案的设计与实现总体方案的设计与实现 本设计方案以原理图输入凡事设计出顶层方案图，以此实现相联存储器相 关的逻辑功能，在 XCV2000 可编程逻辑芯片上实现电路。在 Xilinx foundation f3.1 开发环境上设计好电路图，把输入/输出信号分别定位到 XCV2000 芯片指定 的引脚上，完成芯片的引脚锁定。 2.1.1 创建顶层图形设计文件创建顶层图形设计文件 根据相联存储器的相关功能，顶层设计文件由以下器件组成：11 个 D 触发器 （FD8CE） ，1 个 3-8 译码器（D3-8E） ，8 个比较器（COMP8） ，30 个输入端口和 8 个输出

9、端口封装而成的一个完整的设计实体。该方案在 Xilinx foundation f3.1 软件环境下进行软件的设计，实现顶层图形文件。 2.1.2 器件的选择与引脚锁定器件的选择与引脚锁定 器件的选择：由于提供的硬件设计环境是基于伟福 COP2000 型计算机组成 原理实验仪和 XCV200 实验板，因此采用目标芯片为 Xilinx XCV200 可编程逻辑 芯片。3-8 译码器芯片如图 5 所示，功能表见表 1。 -6- 图图 5 3-8 译码器芯片译码器芯片 表表 1 3-8 译码器功能表译码器功能表 A0 A1 A2 ED7 D6 D5 D4 D3 D2 D1 D0 0 0 01 0 0

10、 0 0 0 0 0 1 0 0 11 0 0 0 0 0 0 1 0 0 1 01 0 0 0 0 0 1 0 0 0 1 11 0 0 0 0 1 0 0 0 1 0 01 0 0 0 1 0 0 0 0 1 0 11 0 0 1 0 0 0 0 0 1 1 01 0 1 0 0 0 0 0 0 1 1 11 1 0 0 0 0 0 0 0 X X X0 0 0 0 0 0 0 0 0 FD8CE 触发器如图 6 所示，功能表见表 2。 图图 6 FD8CE 触发器芯片触发器芯片 -7- 表表 2 FD8CE 触发器功能表触发器功能表 CECPCLRQ7：0 1上升沿0Q7：0 =D7：0

11、 0上升沿0不变 XX1Q7：0=00H 比较器芯片 COMP8 如图 7 功能表见表 3。 图图 7 比较器芯片比较器芯片 COMP8 表表 3 比较器比较器 COPM8 功能表功能表 A7：0=B7：0EQ=1 A7：0!=B7：0EQ=0 引脚锁定：根据引脚分配表，把顶层图形文件中的输入/输出信号依次安排到 Xilinx XCV200 芯片指定的因脚伤，实现芯片的引脚锁定，各信号及 Xilinx XCV200 芯片引脚对应关系如表 4。 表表 4 芯片引脚对应图芯片引脚对应图 相联存储器内部 信号 XCV 芯片引脚相联存储器内 部信号 XCV 芯片引脚 I50P33I4P213 I51P

12、34I0P79 I52P35I1P80 -8- I53P36I2P81 I54P38I3P146 I55P39I8P103 I56P40O10P147 I57P41O11P152 I60P56O12P178 I61P55O13P184 I62P54O14P185 I63P53O15P203 I64P50O16P111 I65P49O17P110 I66P48 I72P65 I67P47I73P66 I70P63I74P73 I71P64 2.2 功能模块的设计与实现功能模块的设计与实现 本相联存储器是由检索寄存器、屏蔽寄存器、存储体、结果寄存器组成，各 部分元件均分别单独实现功能并仿真成功之后

13、再将各部分模块进行连接，经整体 整合仿真成功后，完成了所需的电路实体。 2.2.1 检索寄存器的设计与实现检索寄存器的设计与实现 功能描述：检索寄存器的字长为 8 位，用于存放要检索的数据，本方案采用 一个 8 位的 D 触发器实现，如图 8。 -9- 图图 8 检索寄存器电路图检索寄存器电路图 2.2.2 屏蔽寄存器的设计与实现屏蔽寄存器的设计与实现 屏蔽寄存器字长与存储器字长一致 8 位，它的作用是将不参与比较的位屏蔽， 屏蔽寄存器本身与比较位对应的位为 1，其他位为 0，当其与存储单元相与时比 较位保留，其他无关位置 0。电路见图 9。 图图 9 屏蔽寄存器电路图屏蔽寄存器电路图 2.2

14、.3 存储体的设计与实现存储体的设计与实现 存储体通过 3-8 译码器 D3-8E 对 8 个 D 触发器实现编址功能，将输入的二进 制数依次存储到寄存器中。与屏蔽寄存器配合使用来对数据进行检索。电路图见 -10- 图 10。 图图 10 存储体电路图存储体电路图 2.2.4 比较器的设计与实现比较器的设计与实现 比较器模块只要是将存储体单元和屏蔽寄存器相与的结果和检索寄存器比较， 所比较结果相同则通过 COMP8 芯片输出高电平，如果不同则输出低电平，将数 据输入到结果寄存器存放，电路图见图 11。 -11- 图图 11 比较寄存器电路图比较寄存器电路图 2.2.5 与门芯片的设计与实现与门

15、芯片的设计与实现 本课设采用存储单元与屏蔽寄存器相与的结果和检索寄存器比较的方式进行 检索，而数据通过总线传输不能直接用与门直接相与，所以要涉及到总线相与逻 -12- 辑芯片的封装，每一个双总线相与芯片里面封装了八个与门，电路图见图 12 图 13。 图图 12 总线相与芯片封装图总线相与芯片封装图 图图 13 总线相与内部电路图总线相与内部电路图 -13- 第 3 章 程序调试与结果测试 3.1 程序调试程序调试 最初设计时理想的检索寄存器 CR 和屏蔽寄存器配合使用是输入要检索的数 据到 CR 中，然后 MR 自动生成 0 和 1,1 对应于检测位，0 对应于不参与检测位， 将 VCC 接

16、入 MR 寄存器的，数据线，用 CLR 控制数据的输入与输出，但是仿真 的时候总是显示总线冲突，所以放弃了这个想法，所以最终是手动输入屏蔽码。 3.2 程序测试及结果分析程序测试及结果分析 要检索的内容为 10XXXXXX，输入检索码 10000000（80H） ，屏蔽码 11000000（C0H） ，用 I0，I1，I2 作为地址线，向存储体输入数据分别为 10101011(ABH),10101100(ACH),00010010(12H),00110100(34H),01010110(56H),00 100011(23H),00010010(13H),00000010(02H)则第一和第二个

17、存储单元符合检索条 件所以对应的数据输出为 1 其余输出 0，I3 表示存储体输入的时钟信号 I8 表示结 果寄存器的时钟信号，由此可知图 14 的仿真结果正确。 图图 14 仿真波形图仿真波形图 -14- 利用 COP2000 仿真软件的变成下载功能，将得到 sunsi.bit 文件下载到 XCV200 实验板的 XCV200 可编程逻辑芯片中。利用 XCV200 实验板进行硬件功 能测试。相联存储器的输入数据通过 XCV200 实验板的输入开关实现，输出数据 听过 XCV200 实验板的 LED 指示灯实现，利用表 5 的输入参数作为输入数据， 诸葛测试输出结果，即用 XCV200 实验板

18、的开关 K20、K21、K22 控制输入数据， 开关 K00K07 控制输入寄存器的内容输入，同时观察 A0A7 的输出得到测试结 果。 表表 5 硬件测试结果硬件测试结果 输入信号输出信号 K00-K07K10-K17K22K21K20CLKA0-A7 0000111100001000000100000000 0000111100001001001100000000 0000111100010000010100000000 0000111100010001011100000000 0000111100001111100100010000 0000111100010011101100010000 0000111100010000110100010000 0000111100010001111100010000 检索寄存器存的数是 0F，存储体中的数分别是 08,09,10,11,0F,13,10,11。对表 5 的数据与图 15 的内容进行对比，可以看出硬件测试结果是 00010000，对应于 十六进制数是 10，由此可以看出测试结果是争取的，说明电路设计正确合理。图 15 为仿真下载的结果。 -15- 图图 15 仿真下载结果仿真下载结果 -16- 参考文献 1周大海.计算机组成原理实验与课程设计教程M.北京：北京