计算机组成原理课后作业解答

1、计算机组成原理计算机组成原理 课后习题解答课后习题解答 第三章：系统总线 题： CPUI/O I/OCPU CPUI/O . . D7 D0 D7 D0 P66页页12题：在数据总线上接有题：在数据总线上接有A、B、C、 D寄存器，画出满足下列要求的电路框图：寄存器，画出满足下列要求的电路框图： 三态门 m T m (1)在同一时间实现在同一时间实现DAA，DBDB，DCDC寄存器间传送寄存器间传送 (2)要求：要求：T0时刻完成时刻完成D总线；总线；T1T1时刻完成时刻完成总线总线 AA； T2T2时刻完成时刻完成AA总线；总线； T3T3时刻完成时刻完成总线总线BB A 接收门 T+T3

2、接收门2 B T3 三态门1 D 三态门2 T0+T1 BUS CP T0 T1 T2 T3 补充作业：补充作业： 1.假设总线的时钟频率为假设总线的时钟频率为33MHz，且一个总线时钟周，且一个总线时钟周 期为一个总线传输周期。若在一个总线传输周期可期为一个总线传输周期。若在一个总线传输周期可 并行传送并行传送4个字节数据，求该总线带宽，并分析哪个字节数据，求该总线带宽，并分析哪 些因素影响总线的带宽。些因素影响总线的带宽。 解：总线带宽是指单位时间内总线上可传输的数据位解：总线带宽是指单位时间内总线上可传输的数据位 数（字节数（字节/秒）。秒）。 总线带宽总线带宽=4B/T=4Bf=4B3

3、3106Hz=132MBps 影响总线带宽的因素：总线宽度、传输距离、总线发影响总线带宽的因素：总线宽度、传输距离、总线发 送和接收电路的工作频率的限制以及数据传输形式送和接收电路的工作频率的限制以及数据传输形式 等。等。 2在一个在一个16位的总线系统中位的总线系统中,若时钟频率为若时钟频率为 100MHz，总线传输周期为，总线传输周期为5个时钟周期，个时钟周期， 每一个总线传输周期可传送每一个总线传输周期可传送1个字，试计算个字，试计算 总线的数据传输率。总线的数据传输率。 解：时钟频率为解：时钟频率为100MHz，所以：，所以： 1个时钟周期为个时钟周期为1/f=1/100=0.01ss

4、 5个时钟周期为个时钟周期为0.05ss 总线的数据传输率总线的数据传输率=16b/（T5）=16b/（1/f 5） =16b/（1/100 5）=320 106bps 第四章第四章 存储器存储器 21题:(教材P146页) 解:(1)根据题意:每字块有8个字,每个字32位 故主存地址字段中字块内地址字段为5位 (25=32),字块大小为832b=32B=25B 所以16KB的CACHE共有214B/25B=29块,即 C=9。根据四路组相联映象2r=4得r=2 故q=c-r=9-2=7 主存容量为4MB=222B，主存地址字段中主存 字块标记位数为22-7-5=10位。 主存地址字段各段格式

5、为： 主存字块标记(12位)组地址(7位)字块内地址(5位) (2)CACHE开始空，CPU访问0单元时肯定不命中，会读取内 存，并将内存所在块(0-7号单元)调入CACHE，CPU以后访 问1-7号单元会命中，而访问8号单元又不命中，再替换.,所 以，CPU在访问0-99号单元时会不命中8,16,96共13个单 元。故命中率=（1008-13）/（1008） 100%=98.375% (3)设主存存取周期为6t，CACHE存取周期为t，没有CACHE 的访问时间为6t800，有CACHE的访问时间为t（800-13） +6 t13 则速度提高倍数=（ 6t800）/（ t（800-13）+6

6、 t13 ） =4.5 教材P146页26题 解解：(1)硬盘由6片磁盘组成,每片2个记录面,由于上下 2个面不用,所以共有10个记录面可以用。 (2)柱面数也就是每张磁盘磁道数=盘半径/道密度 盘半径=外半径-内半径=33/2-11/2=5.5cm=55mm 柱面数=盘半径/道密度=5.540=220面 (3)硬盘总容量=面容量记录面数=(道容量道数) 记录面数=(内道周长内层密度) 道数)记录面 数=(2 3.14 22/2) 400) 220 )10=60790400位 (4)数据传输率=转速道容量=40 ( 2 3.14 22/2) 400)=40 27632=1105280位 教材P

7、146页27题 解（1）磁盘总容量=道容量道数记录面数=12288 275 4=13516800字节 （2）最高位密度（最小磁道位密度）=道容量/（2 3.14 最小磁道直径）=12288字节/(2 3.14 230mm）=17 字节/mm 最低位密度（最大磁道位密度）=道容量/（2 3.14 最大 磁道直径）=12288字节/(2 3.14 (最小磁道直径+磁盘 半径2)）= 12288字节/(2 3.14 (230mm+磁道数/道 密度2)）= 12288字节/(2 3.14 (230mm+275/52)） =11.7字节/mm (3)数据传输率=转速道容量=(3000/60) 12288

8、字节 =614.4字节/秒=614.4B/S (4)因为平均等待时间为磁盘转一圈时间的一半，所以： 平均等待时间=（1/转速）/2=(60/3000)/2=10ms 补充作业补充作业: 1.一个1K4位的DRAM芯片,若其内部结构排列成6464形 式,且存取周期为0.1s. (1)若采用分散刷新和集中刷新相结合的方式,刷新信号周期 应该取多少? (2)若采用集中刷新,则对存储器芯片刷新一遍需多少时间? 死亡时间率是多少? 解:(1)采用分散刷新和集中刷新相结合的方式,对排列成 6464形式的DRAM芯片,需在2ms内将64行各刷新一遍, 故刷新信号的时间间隔为2ms/64=31.25s,故取刷

9、新周期 31s (2)采用集中刷新对排列成6464形式的DRAM芯片,需在 2ms内集中64个存取周期刷新64行。因为存取周期为 0.1s，故对存储器芯片刷新一遍需64 0.1s=6.4s, 死亡时间率=(64/20000) 100%=0.32%。 第6章 例1:设浮点数字长为32位,欲表示6104 的十进数,在保证最大精度条件下,除阶符、 数符各取1位外，阶码和尾数各取几位？按 这样分配，该浮点数溢出的条件是什么？ 解:因为216=65536,故欲表示6104的十进数需要16位二进制 数; 而(16)10=(10000)2,故除阶符外,阶码至少取5位,为保证数的最大 精度,则阶码取5+1=6

10、位,而尾数取32-6=26位,其中尾符占1位。 按照此分配，当阶码大于+31时，浮点数溢出，需中断处理。 溢出判断溢出判断 设机器数为补码，尾数为设机器数为补码，尾数为 规格化形式规格化形式，并假并假 设阶符取设阶符取 2 位，阶码取位，阶码取 7 位，数符取位，数符取 2 位，尾数位，尾数 取取 n 位，则该位，则该 补码补码 在数轴上的表示为在数轴上的表示为 上溢上溢下溢下溢上溢上溢 对应对应 负浮点数负浮点数 对应对应 正浮点数正浮点数 00,1111111;11.00 0 00,1111111;00.11 1 11,0000000;11.011 1 11,0000000;00.100

11、0 2127(1) 2-128(2-1+ 2-n) 2-1282-1 2127(12-n) 最小负数最小负数 最大负数最大负数 最小正数最小正数 最大正数最大正数 0 阶码阶码 01, 阶码阶码 01, 阶码阶码 10, 按机器零处理按机器零处理 例例2：什么是机器零？浮点数采用什么机器数：什么是机器零？浮点数采用什么机器数 形式时，可用全形式时，可用全“0”表示机器零？表示机器零？ 解：浮点数机器0条件： 当一个浮点数的尾数为0时，不论阶码为何值， 机器都把该浮点数当机器0处理； 当一个浮点数的阶码它所能表示的最小数时， 不论尾数阶码为何值，机器都把该浮点数当机器0 处理。 当浮点数的阶码用

12、移码表示，则最小的阶码（移 码）全为0，而浮点数的尾数用补码表示，则当其 为全0时即表示尾数的真值为0。 综合以上情况，此时机器0可用全0表示。 当浮点数当浮点数 尾数为尾数为 0 时，不论其阶码为何值时，不论其阶码为何值 按机器零处理按机器零处理 机器零机器零 当浮点数当浮点数 阶码等于或小于它所表示的最小阶码等于或小于它所表示的最小 数数 时，不论尾数为何值，按机器零处理时，不论尾数为何值，按机器零处理 如如 m = 4 n = 10 当阶码用移码，尾数用补码表示时，机器零为当阶码用移码，尾数用补码表示时，机器零为 0, 0 0 0 0；0. 0 0 0 1, 0 0 0 0 ； . ,

13、； 0. 0 0 0 有利于机器中有利于机器中“ 判判 0 ” 电路的实现电路的实现 当阶码和尾数都用补码表示时，机器零为当阶码和尾数都用补码表示时，机器零为 （阶码（阶码 = 16） 例3. 写出对应0的各种机器数(机 器字长8位) 小数小数 +0原=0.0000000 -0原=1.0000000 +0补=0.0000000 -0补=0.0000000 +0反=0.0000000 -0反=1.1111111 整数整数 +0原=0,0000000 -0原=1,0000000 +0补=0,0000000 -0补=0,0000000 +0反=0,0000000 -0反=1,1111111 +0移=

14、1,0000000 -0移=1,0000000 例例4:设机器字长为设机器字长为16位位,写出下列各种情况下它能表写出下列各种情况下它能表 示的数的范围示的数的范围(十进制数十进制数,定点数采用定点数采用1位符号位位符号位) 无符号数无符号数; ; 原码表示的定点小数原码表示的定点小数; ; 补码表示的定点小数补码表示的定点小数; ; 原码表示的定点整数原码表示的定点整数; ; 补码表示的定点整数补码表示的定点整数; ; 假设浮点数阶码假设浮点数阶码5 5位位( (含含1 1位符号位位符号位) )尾数尾数1111位位 ( (含含1 1位符号位位符号位) )分别写出其对应的正数和负数范围分别写出

15、其对应的正数和负数范围; ; 浮点数格式同上浮点数格式同上, ,机器数用原码规格化形式机器数用原码规格化形式, ,分分 别写出其对应的正数和负数范围别写出其对应的正数和负数范围; ; 浮点数格式同上浮点数格式同上, ,机器数用补码规格化形式机器数用补码规格化形式, ,分分 别写出其对应的正数和负数范围。别写出其对应的正数和负数范围。 解答解答: 065535 0000H-FFFFH -32767/32768+32767/32768 -1 +32767/32768 -32767 +32767 FFFFH-7FFFH -32768 +32767 8000H-7FFFH 浮点数(负数) -215(1

16、-2-10) -2-152-10 浮点数(正数) 2-152-10 215(1-2-10) 正数(原码) 2152-1 215(1-2-10) 1,1111;0.1000000000 - 0,1111;0.1111111111 负数(原码) -215(1-2-10) -2-152-1 0,1111;1.1111111111 - 1,1111;1.1000000000 规格化正数(补码) 2-162-1 215(1-2-10) 1,0000;0.1000000000 - 0,1111;0.1111111111 规格化负数(补码) -215 -2-16(2-1 +2-10) 0,1111;1.00

17、00000000 - 1,0000;1,0111111111 举例举例 最大正数最大正数= 215( 1210 ) 2+1111 0.1111111111 10 个个 1 最小正数最小正数 最大负数最大负数 最小负数最小负数 = 21521 = 215( 12 10 ) = 216 = 21521 = 216 2-1111 0.1000000000 9 个个 0 2-1111 ( 0.1000000000) 9 个个 0 2+1111 ( 0.1111111111) 10 个个 1 16位浮点数位浮点数(设设 m = 4，n = 10) 尾数规格化后的浮点数表示范围尾数规格化后的浮点数表示范围

18、 例例5. 浮点数格式为阶码浮点数格式为阶码3位位(包含包含1位符号位位符号位)尾数尾数5位位 (包含包含1位符号位位符号位).阶码和尾数均用补码表示阶码和尾数均用补码表示.要求要求: （1 1）将）将3.25,-1.753.25,-1.75表示成规格化的浮点数表示成规格化的浮点数 求出该格式浮点数所表示的最大正数、最小正求出该格式浮点数所表示的最大正数、最小正 数、最大负数、最小负数。数、最大负数、最小负数。 解:(1)3.25=11.01B=0.1101B22 E补=010 S补=0.1101 规格化为 01001101 -1.75= - 1.11B= - 0.1110B21 E补=001

19、 S补=1.0010 规格化为 00110010 (2) 最大正数 01101111=20110.1111=111.1=7.5 最小正数 1000000001=21000.0001=0.0000001=28 最大负数 10011111=21001.1111= -28 最小负数 01110000=20111.0000=-8 例例6：将下列数由小到大排序：将下列数由小到大排序 16,1010.11B,25.3Q,X1补 补=10001101,1CH,X2反反 =01001101,0110.1001BCD,X3原原=10101011,-X4 补补=10111111,-X5=10100101 答案:由

20、小到大排序 X3,0110.1001BCD,1010.11B,16,1CH,25.3 Q,X4,X2,X5,X1 例例7:已知已知X=23,Y=-106,试用补码完成下列运试用补码完成下列运 算算: (1) X+Y, X-Y (2) 2X补补,1/2X补补,8X补补 (3) 2Y补补,1/2Y补补,1/4Y补补 解: (1) X=23=10111B Y=-106=-1101010B X补=00010111 Y补=10010110 -Y补= =01101010 X+Y补= X补+Y补= 00010111+ 10010110=10101101, X+Y原= 11010011 X+Y= - (101

21、0011B)= -83 X-Y补= X补+-Y补= 00010111+ 01101010 =10000001, 溢 出,即X-Y溢出 (2) X补=00010111 2 X补=00101110 4 X补=01011100 8 X补=10111000 移位后符号位由0变1,溢出 (3) Y补=10010110 2Y补=00101100移位后符号位由1变0,溢出 1/2 Y补=11001011 1/4 Y补=11100101 例例8:某计算机中浮点数的阶码、尾数均用补某计算机中浮点数的阶码、尾数均用补 码表示。已知码表示。已知X=1010B，Y=111B。试求。试求X+Y 和和X-Y的值。的值。

22、例例9：利用：利用SN74181，SN74182组成下列组成下列ALU： （1）16位行波进位位行波进位ALU （2）16位并行位并行ALU （3）64位并行位并行ALU 例例10：已知有：已知有16位字长位字长ALU，能实现补码加、，能实现补码加、 减运算和多种逻辑运算；减运算和多种逻辑运算；161616阵列补码乘阵列补码乘 法器（法器（MULMUL），其乘积为双备字长；），其乘积为双备字长；16161616阵阵 列补码除法器（列补码除法器（DIVDIV），商为），商为1616位。其它所需位。其它所需 要的器件可自行选择。请设计一个要的器件可自行选择。请设计一个1616位字长位字长 的定点补

23、码四则运算，它既能实现补码四则的定点补码四则运算，它既能实现补码四则 运算，又能完成运算，又能完成多种逻辑运算，通用寄存器多种逻辑运算，通用寄存器 组包含组包含4个个16位寄存器。位寄存器。 第七章 12题:P336页 (1)一地址指令格式: OP M A OP：操作码字段， 97中操作需要设置7位。 M：寻址方式特征字段，6种寻址方式需设置3位。 A：形式地址字段。由于指令字长16位，所以A字段长度为16-7-3=6位 （2）因为A字段6位，26=64，所以，直接寻址最大范围为64个字。 （3）因为存储字长16位，所以一次间址的寻址范围为216；若多次间址，需用最 高位来区别是否继续见解寻址

24、，故寻址范围为216。 （4）立即数的范围是 -32 +32（有符号数），或0 63（无符号数）。 （5）相对寻址位移量 -32 +32 （6）立即寻址时间最短；间接寻址时间最长；变址寻 址的指令便于用户编制处理数组问题的程序；相对 寻址有利于程序浮动。 （7）若指令格式改为双字指令（第1字：OP 7位， M3位，A1 6位；第2字：A216位。）故指令的地址 字段共16+6=22位，22220=4M 即，采用双字指令可以使指令的直接寻址扩大为4M。 （8）为了使一条转移指令能转移到主存的任一位置 （4M16），可采用如下办法： 上格式双字指令； 配备22位的基址寄存器或22位的变址寄存器；

25、还可仿照8086，通过16位基址寄存器左移6位再加上 A地址形成22位地址。 15题（P336页） 解：（1）根据题意，设计指令格式如下： OPIRA OP：操作码字段。需设置64种操作，因为26=64，所以可设置6位。 I：直接间接寻址方式位，设置1位。 R：通用寄存器编码；因为有32个32位寄存器，25=32，所以R设置5位。 A：内存形式地址编码。因为32-6-1-5=20，所以此字段设置为20位。则直 接寻址内存最大存储空间为220=1M （2）要采用通用寄存器作为基址寄存器，进行内存寻址，则需增加5位基址寄 存器编码B，则形式地址A位数=32-6-5-1-5=15位，由于此时内存地址

26、=基址寄存 器（32位）+ 形式地址（15位）=32位地址，所以可寻址内存232。 16题：P336页 解：（1）因为内存直接寻址空间）因为内存直接寻址空间128字，字，27=128， 所以所以2地址地址A1和和A2各需设置各需设置7位，则位，则OP位位=16-7- 7=2位，满足设置位，满足设置3条指令要求。条指令要求。 指令格式：指令格式：OP（2）A1（7）A2（7） OP编码编码00、01、10 （2）变址寄存器）变址寄存器16个，个， 24=16，R编码需编码需4位；又位；又 因为变址位移量因为变址位移量 -64 +63，所以形式地址，所以形式地址A需设需设 置置7位，故位，故OP编

27、码剩余编码剩余16-4-7=5位，位，6条指令操作条指令操作 码可设置为码可设置为11000、11001、11010、11011、 11100、11101，剩余的，剩余的11110、11111可作为扩展可作为扩展 指令用。指令用。 （3）两寄存器Ri和Rj可选择16个寄存器， 24=16，所以Ri和Rj各设置4位，则OP位数 =16-4-4=8位，OP编码1111000011110111 （4）直接寻址A需7位，故OP有16-7=9位， 12条指令操作码编码111110000111111011 （5）零地址指令OP共16位，OP编码范围 1111111000000000111111100001

28、1111 17题（P337页） 解：（1）根据题意，操作数地址6位，故2地址指 令需占26=12位，则操作码位数=16-12=4位， 可设置24=16条指令。因为操作码长度固定，为4 位，故总共可以设置16条指令，根据题意0地址 指令M条，1地址指令N条，则剩下全部设置为二 地址指令，最多16-M-N条。 （2）若操作码位数可变，4位操作码共16种编码， 去掉其中一种编码（如1111）用于1地址指令扩展， 最多2地址指令可有16-1=15种编码。 第第8章章 CPU结构和功能结构和功能 例1：设CPU内有下列部件：PC、IR、SP、 AC、MAR、MDR和CU，要求： 写出完成间接寻址的取数指

29、令LDA X(内 存内容AC)的数据流; 画出中断周期的信息流,并简要说明。 12题：题：计算机中断系统需设置什么 硬件？各有何作用？ 中断请求触发器：记录中断源中断情况中断请求触发器：记录中断源中断情况 中断屏蔽触发器：控制中断响应中断屏蔽触发器：控制中断响应 排队器：中断判优排队器：中断判优 向量地址形成部件：产生中断源的向量地址向量地址形成部件：产生中断源的向量地址 中断允许触发器：为中断允许触发器：为,CPU,CPU允许响应中断允许响应中断. . 中断标志触发器：标志系统进入中断周期中断标志触发器：标志系统进入中断周期. . 堆栈：保护中断现场堆栈：保护中断现场. . 中断查询信号电路

30、：在每条指令执行周期结束时中断查询信号电路：在每条指令执行周期结束时 刻刻, ,该电路向各中断源发查询信号该电路向各中断源发查询信号. . 11题：题：设计中断系统需考虑哪些问 题？ 中断源如何向CPU提出请求? 多中断源同时提出中断请求时,CPU如何确 定响应的先后顺序? CPU在什么时候(时间、条件）响应中断？ 如何保护现场？ 如何找到中断服务程序入口地址？ 如何恢复现场？ 出现中断嵌套如何处理？ 14题：题：什么是中断隐指令？有什么什么是中断隐指令？有什么 功能？功能？ 中断隐指令是指令系统中没有的指令。它中断隐指令是指令系统中没有的指令。它 由由CPU在中断响应周期自动完成。在中断响应

31、周期自动完成。 功能：功能： 保护中断断点保护中断断点 硬件关中断硬件关中断 向量地址送向量地址送PC 思考问题：思考问题：CPU响应中断的条件？响应中断的条件？ 什么时候响应中断？什么时候响应中断？ 条件：中断允许触发器为1；中断源提出中 断请求，未被屏蔽，并排上队。 中断响应时刻：CPU在每条指令执行周期 结束时刻向所有中断源发中断查询信号， 此时条件满足，就可响应中断。 20题（题（P367页）答案页）答案 0 10 20 30 40 50 60 70 80 90 100 110 120 130 A B C D 程序 B与C请求D请求B请求A请求 21题(P367页)答案 中断源中断源

32、屏蔽字屏蔽字 L0L1L2L3L4 L010100 L111111 L200100 L310111 L410101 第九章第九章 1.设设CPU内有下列部件内有下列部件:PC、 、。、。 （）写出取指周期的全部操作；（）写出取指周期的全部操作； （）写出加法指令，取数指令（）写出加法指令，取数指令 ，存数指令在执行阶段所需的全部，存数指令在执行阶段所需的全部 微操作；微操作； （）当上述指令为间接寻址时，写出运行这些指（）当上述指令为间接寻址时，写出运行这些指 令所需的全部微操作；令所需的全部微操作； （）写出无条件转移指令和结果为零（）写出无条件转移指令和结果为零 则转移指令在执行阶段所需的

33、全部微则转移指令在执行阶段所需的全部微 操作。操作。 解答：解答： （）取指周期的全部微操作：（）取指周期的全部微操作： （）（） （）（） （）（） （）写出如下指令采用直接寻址（）写出如下指令采用直接寻址 时执行阶段所需全部微操作时执行阶段所需全部微操作 指令指令 d(d(） （）（） 指令指令 d(d(） （）（） 指令指令 d(d(） （）（） （）（）（）（） （）写出如下指令采用间接寻址（）写出如下指令采用间接寻址 时所需全部微操作时所需全部微操作 间址周期所需微操作间址周期所需微操作 d(d(） （）（） 执行周期所需微操作执行周期所需微操作 （）（） 指令指令 间址周期所需微操

34、作间址周期所需微操作 d(d(） （）（） 执行周期所需微操作执行周期所需微操作 （）（） 指令指令 指令指令 间址周期所需微操作间址周期所需微操作 d(d(） （）（） 执行周期所需微操作执行周期所需微操作 （）（） （）（）（）（） （）写出如下两条指令在执行阶写出如下两条指令在执行阶 段所需全部微操作段所需全部微操作 无条件转移指令 Ad(IR)PC 结果为零则转移指令结果为零则转移指令 ZAd(IR)PC 说明说明：为标记触发器，结果为时 P387页作业3 3.什么是指令周期、机器周期和时钟周期？三者 有何关系？ 解：指令周期是CPU取出并执行取出并执行一条指令所需的全 部时间，即完成

35、一条指令的时间。机器周期是所 有指令执行过程中的一个基准时间，通常以存取 周期作为机器周期。时钟周期是机器主频的倒数， 也可称为节拍，它是控制计算机操作的最小单位 时间。 三者关系三者关系：一个指令周期包含若干个机器周期，一 个机器周期又包含若干个时钟周期，每个指令周 期内的机器周期数可以不等，每个机器周期内的 时钟周期数也可以不等。 教材P290页6题 解：主频8MHz，时钟周期=1/8=0.125s 机器周期=20.125s=0.25s 指令周期=2.50.25s=0.625s (1).平均指令执行速度=1/0.625=1.6MIPS (2)机器周期=40.125s=0.5s 指令周期=5

36、0.5s=2.5s 平均指令执行速度=1/2.5=0.4MIPS 结论:机器的速度并不完全取决于主频. 教材P290页8题 解(1)该机速度 =1/(0.635%+0.850%+105%+1.41 0%)=1/1.25=0.8MIPS (2)芯片主频=6MHz，该机速度= （0.8MIPS6MHz)/4MHz=1.2MIPS 作业：教材页作业 解答解答：因为主频为z，故时钟周期时钟周期 0.125s (1)因为平均指令执行速度为0.8MIPS,故平均指令周期平均指令周期 0.1.25s (2)每个指令周期含1.250.5=2.5个机器周期 (3)若改用时钟周期为0.4s的CPU芯片,则主频主频

37、=1/0.4=2.5 z 平均指令执行速度平均指令执行速度=(0.8MIPS2.5z)/8z=0.25MIPS (4)若要得到每秒40万次的指令执行速度,即0.4MIPS,则CPU 芯片主频主频=(8z 2.5z)/ 0.8MIPS=4MHz 第十章第十章 题： 解答解答：因为控存容量为51248位，故微指令 字长为48位，已知微程序可在整个控存空 间实现转移，故512个存储字寻址时需要9 位下地址（29=512）； 因为题意知道4个控制转移的条件采用直接控 制，所以转移条件可设立4位，这样，操作 控制位可设立48-4-9=35位，最多可以设立 35个控制信号（直接控制）。 第十章第十章 P4

38、11页,4题题 解:做题时首先明确带返转指令执行过程: 计算机首先执行主程序,当执行到M单元指令时,要 转去执行子程序,子程序执行结束要返回到M+1单元， 继续执行主程序。由于子程序中JMP指令是间址寻址， 要转到K单元，所以K单元必须存入地址M+1，真正 子程序从K+1开始执行。 取指阶段 T0 PCMAR,1R T1 M(MAR)MDR, (PC)+1PC T2 MDRIR, OP(IR)ID 执行阶段： T0 Ad（IR）MAR,1W T1 PCMDR T2 MDRM（MAR）， Ad（IR）+1PC 问题：问题：如果采用微程序控制，需增加哪些微如果采用微程序控制，需增加哪些微 操作命令

39、？操作命令？ 需增加给出下条微指令地址的命令。 Ad（CMDR）CMAR OP（IR）微地址形成部件 CMAR 举例：举例： 某微程序控制器中，采用水平型直接控制 （编码）方式微指令格式，后继微指令地 址由微指令的下地址字段给出。已知机器 共有22个微命令、5个互斥的可判定的外部 条件，控制存储器的容量为12832位。 （1）设计微指令格式。 （2）画出该控制单元结构框图。 解：做这道题时首先必须清楚水平型微指 令的格式： 操作控制字段、判别测试字段、下地址字段。操作控制字段、判别测试字段、下地址字段。 22 3 7 外部 条件 OP IR 微地址形成部件 顺序逻辑控制 CMAR 地址译码 判断下地址 译码 2