第八章单片机系统及外扩展

1、2021-8-131 l8.1 存储器的扩展存储器的扩展(三总线三总线)编址编址 l8.2 新型串行总线技术新型串行总线技术 l 8.2.1 SPI接口技术接口技术 l 8.2.2 I2C总线总线 l 8.2.2 单总线单总线 8.1 存储器的扩展及编址存储器的扩展及编址 单片机芯片内具有单片机芯片内具有CPU、ROM、RAM、定时器、定时器/ 计数器及计数器及I / O口。但在实际应用中、大多数情况口。但在实际应用中、大多数情况 下仅靠片内资源是不够的。下仅靠片内资源是不够的。 资源性扩展：资源性扩展： 包括包括存储器扩展和存储器扩展和IO扩展扩展。 如何扩展如何扩展? 扩展功能如何实现扩展

2、功能如何实现? 扩展部件如何连接扩展部件如何连接? 整个扩展系统以单片机为核心，通过整个扩展系统以单片机为核心，通过 总线把各扩展部件连接起来，各扩展部件总线把各扩展部件连接起来，各扩展部件 “挂挂”在总线上。在总线上。 所谓总线，就是连接系统中各扩展部所谓总线，就是连接系统中各扩展部 件的一组公共信号线。件的一组公共信号线。 包括：包括：地址总线（地址总线（AB）；）； 数据总线（数据总线（DB）；）； 控制总线（控制总线（CB）。）。 存储器与微型机三总线的连接：存储器与微型机三总线的连接： 1 1、数据线、数据线D D0 0 n n 连接数据总线连接数据总线DBDB0 0 n n 2 2

3、、地址线、地址线A A0 0 N N 连接地址总线低位连接地址总线低位ABAB0 0 N N。 。 3 3、片选线、片选线CSCS 连接地址总线高位连接地址总线高位ABABN+1 N+1。 。 4 4、读写线、读写线OEOE、WE(R/ W) WE(R/ W) 连接读写控制线连接读写控制线RDRD、WRWR。 DBDB0 0 n n ABAB0 0 N N A A0 0 N N ABABN+1 N+1 CSCS R/ WR/ WR/ WR/ W 存储器存储器 微型机微型机 D D0 0 n n 存储器与微型机三总存储器与微型机三总 线的一般连接方法和存储线的一般连接方法和存储 器读写时序：器读

4、写时序： 1.1.数据总线与地址总线数据总线与地址总线 为两组独立总线。为两组独立总线。 DB0 n 地址输出地址输出 数据有效数据有效 数据数据 采样采样 R/W AB0 N D D0 0 n n DBDB0 0 n n ABAB0 0 N N A A0 0 N N ABABN+1 N+1 CSCS R/ WR/ WR/ WR/ W 存储器存储器 微型机微型机 D D0 0 n n 2.2.微型机复用总线结构：微型机复用总线结构： 数据与地址分时共用数据与地址分时共用 一组总线。一组总线。 ALE 地址地址 锁存锁存 地址地址 锁存锁存 地址地址 输出输出 数据数据 有效有效 地址地址 输出

5、输出 数据数据 有效有效 AD0 n 数据数据 采样采样 数据数据 采样采样 R/W 单片机单片机 AD0 n ALE R/W D0 n A0 n R/W 存储器存储器 Di Qi G 地址锁存器地址锁存器 l 单片机扩展的首要问题就是构造系统总线，然后再往系统单片机扩展的首要问题就是构造系统总线，然后再往系统 总线上总线上“挂挂”存储芯片或存储芯片或I/O接口芯片。接口芯片。 l“构造构造”总线总线芯片本身并没有提供地址线和数据线。芯片本身并没有提供地址线和数据线。 具体的构造方法说明如下：具体的构造方法说明如下： l以以P0口的口的8位口线作地址数据线。位口线作地址数据线。 复用技术复用技

6、术地址和数据进行分离。地址和数据进行分离。 为此在构造地址总线时要添加一个为此在构造地址总线时要添加一个8位锁存器位锁存器。先把这。先把这 低低8位地址送锁存器暂存，然后就由地址锁存器给系统提供位地址送锁存器暂存，然后就由地址锁存器给系统提供 低低8位地址，而把位地址，而把P0口线作为数据线使用。口线作为数据线使用。 l以以P2口的口线作高位地址线。口的口线作高位地址线。 由由P2口提供高口提供高8位，再加上位，再加上P0口提供的低口提供的低8位位64KB。 但实际应用系统中，地址高位并不固定为但实际应用系统中，地址高位并不固定为8位，而根据位，而根据 需要从需要从P2口中引出。口中引出。 （

7、Z为高阻抗） 控制信号：控制信号：构成扩展系统的控制总线。构成扩展系统的控制总线。 1. ALE作地址锁存的选通信号，以实现低作地址锁存的选通信号，以实现低8位地址的锁存。位地址的锁存。 2. PSEN作扩展程序存储器的读选通信号。作扩展程序存储器的读选通信号。 3. EA作内外程序存储器的选通信号。作内外程序存储器的选通信号。 4. RD和和WR作扩展数据存储器和作扩展数据存储器和I/O端口的读写选通信号。端口的读写选通信号。 80C51 图图8.28.2 MCS-51MCS-51用于扩展存储器的外部总线信号：用于扩展存储器的外部总线信号： P P0.0 0.7 ： ：8 8位数据和低位数据

8、和低8 8位地址信号，复用总线位地址信号，复用总线ADAD0 0 7 7。 P P2.0 2.7 ： ：高高8 8位地址信号位地址信号ABAB8 8 1515。 ALEALE： 地址锁存允许控制信号。地址锁存允许控制信号。 PSENPSEN： 片外程序存储器读选通信号。片外程序存储器读选通信号。 EAEA： 内外程序存储器选择。内外程序存储器选择。 RDRD：片外数据存储器读控制信号。片外数据存储器读控制信号。 WRWR：片外数据存储器写控制信号。片外数据存储器写控制信号。 当单片机外接芯片较多，超出总线负载能力，必须当单片机外接芯片较多，超出总线负载能力，必须 加总线驱动器。加总线驱动器。

9、单向驱动器单向驱动器 74LS24474LS244、 74LS24574LS245用于用于 地址总线驱动；地址总线驱动； 双向驱动器双向驱动器 74LS25574LS255用于用于 数据总线驱动。数据总线驱动。 2021-8-1313 l 74LS244 引脚图 8-1-2 存储器扩展及编址技术存储器扩展及编址技术 D D0 0 7 7数据线： 数据线： 传送存储单元内容。根数与单元数据位数相同。传送存储单元内容。根数与单元数据位数相同。 A A0 0 n n地址线 地址线( (如：如：1K容量存储器，有容量存储器，有10根地址线根地址线)： 选择芯片内部一个存储单元。根数由存储器容量决定。选

10、择芯片内部一个存储单元。根数由存储器容量决定。 CS CS 片选线：片选线： 选择存储器芯片。当选择存储器芯片。当CSCS信号无效，其它信号线不起作用。信号无效，其它信号线不起作用。 R/WR/W(OE/WE)(OE/WE)读写允许线：读写允许线： 打开数据通道，决定数据的传送方向和传送时刻。打开数据通道，决定数据的传送方向和传送时刻。 用多片存储器芯片组成微型计算机系统所要求的用多片存储器芯片组成微型计算机系统所要求的 存储器系统存储器系统。 要求扩充后的存储器系统引出线符合微型计算机要求扩充后的存储器系统引出线符合微型计算机 的总线结构要求。的总线结构要求。 2021-8-1316 P2.

11、2 P2.1 P2.0 P0.7 P0.6 P0.5 P0.4 P0.3 P0.2 P0.1 P0.0 ALE PSEN EA A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 D7 D6 D5 D4 D3 D2 D1 D0 CE OE 23 22 21 32 33 34 35 36 37 38 39 D7 Q7 LE OE D0 Q0 18 17 14 13 8 7 4 3 1 2 3 4 5 6 7 8 19 16 15 12 9 6 5 2 17 16 15 14 13 11 10 9 18 30 29 31 19 22 23 111 20 8031 2716 (2K8

12、) 74LS 373 2021-8-1317 P2.7P2.6P2.5P2.4P2.3P2.2P2.1P2.0P0.7P0.6P0.5P0.4P0.3P0.2P0.1P0.0 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1.1.线选法：线选法： 微型机剩余高位地址总线直接连接各存储器片选线。微型机剩余高位地址总线直接连接各存储器片选线。 2.2.译码片选法：译码片选法： 微型机剩余高位地址总线通过地址译码器输出片选信号。微型机剩余高位地址总线通过地址译码器输出片选信号。 多片存储器芯

13、片组成大容量存储器连接常用片选方法。多片存储器芯片组成大容量存储器连接常用片选方法。 地址线、数据线和读写控制线均并联。地址线、数据线和读写控制线均并联。 为保证并联数据线上没有信号冲突，必须用片选信为保证并联数据线上没有信号冲突，必须用片选信 号区别不同芯片的地址空间号区别不同芯片的地址空间（不能共用片选）（不能共用片选）。 R/W CE D0 7 R/W CE1 (P2.5) CE2 (P2.6) R/W CE R/W CE CE3 (P2.7) 设设CECE1 1、CECE2 2、CECE3 3 分别连接微型机分别连接微型机 的高位地址总线的高位地址总线 ABAB13 13、 、ABAB

14、14 14、 、ABAB15 15。 ABABi i： ：151413 15141312 11109 8 7 6 5 4 3 2 1 012 11109 8 7 6 5 4 3 2 1 015141315141312 11109 8 7 6 5 4 3 2 1 012 11109 8 7 6 5 4 3 2 1 0 ：1101100 0000 0000 00000 0000 0000 00001101101 1111 1111 1111=C000H1 1111 1111 1111=C000HDFFFHDFFFH ：1011010 0000 0000 00000 0000 0000 000010

15、11011 1111 1111 1111=A000H1 1111 1111 1111=A000HBFFFH BFFFH ：0110110 0000 0000 00000 0000 0000 00000110111 1111 1111 1111=6000H1 1111 1111 1111=6000H7FFFH 7FFFH l所谓存储器编址，就是使用系统提供的地址线，所谓存储器编址，就是使用系统提供的地址线， 通过适当的连接，最终达到一个编址唯一地对通过适当的连接，最终达到一个编址唯一地对 应存储器中一个存储单元的目的。应存储器中一个存储单元的目的。 l存储器编址分两个层次：存储器编址分两个层次：

16、 l存储芯片的选择；存储芯片的选择； l芯片内部存储单元的选择。芯片内部存储单元的选择。 l存储器映像研究各部分存储器在整个存储空间存储器映像研究各部分存储器在整个存储空间 中所占据的中所占据的地址范围地址范围，以便为存储器的使用提，以便为存储器的使用提 供依据。供依据。 线选法：线选法： v 直接以系统的地址位作为存储芯片的片选信号。直接以系统的地址位作为存储芯片的片选信号。 v 优缺点：简单明了，且不需增加电路。但存储空优缺点：简单明了，且不需增加电路。但存储空 间的使用是断续的，不能有效地利用空间，扩充间的使用是断续的，不能有效地利用空间，扩充 容量受限，只适用于小规模系统的存储器扩展。

17、容量受限，只适用于小规模系统的存储器扩展。 译码法：译码法： v 对系统的高位地址进行译码，以其译码输出作为对系统的高位地址进行译码，以其译码输出作为 片选信号。片选信号。 v 高效率地利用存储空间，适用于大容量多芯片扩高效率地利用存储空间，适用于大容量多芯片扩 展。展。 v 常用的译码芯片有：常用的译码芯片有：74LS139（双（双2-4译码器）、译码器）、 74LS138(3-8译码器译码器)和和74LS154(4-16译码器译码器)等。等。 图图 74LS138 G1 /G2A /G2B（使能端）：当（使能端）：当G1=“1”，G2A=G2B=“0”时，时， 3/8译码器进入译码状态，这

18、时译码器进入译码状态，这时 Y0Y7 只有一位是低电平，其只有一位是低电平，其 余全为高电平。译码无效时，余全为高电平。译码无效时， Y0Y7 全为高电平，无效。全为高电平，无效。 C 、B、A：译码器输入：译码器输入 （C 为高位）。为高位）。 Y0Y7 ：译码器输出，低电平有效。：译码器输出，低电平有效。 Y Y0 0、Y Y1 1、Y Y2 2分别连接三片存储器的片选端分别连接三片存储器的片选端CECE1 1、CECE2 2、CECE3 3 各片存储器芯片分配地址：各片存储器芯片分配地址： ：0000H1FFFH； ：2000H3FFFH； ：4000H5FFFH。 P2.5 P2.6

19、P2.7 +5V A Y0 B Y1 C Y2 G1 G2A Y7 G2B 74LS138 CE1 CE2 CE3 ABABi i： ： 151413 15141312 11109 8 7 6 5 4 3 2 1 012 11109 8 7 6 5 4 3 2 1 015141315141312 11109 8 7 6 5 4 3 2 1 012 11109 8 7 6 5 4 3 2 1 0 ：0000000 0000 0000 00000 0000 0000 00000000001 1111 1111 11111 1111 1111 1111=0000H=0000H1FFFH1FFFH ：

20、0010010 0000 0000 00000 0000 0000 00000010011 1111 1111 11111 1111 1111 1111=2000H=2000H3FFFH 3FFFH ：0100100 0000 0000 00000 0000 0000 00000100101 1111 1111 11111 1111 1111 1111=4000H=4000H5FFFH 5FFFH 工作时，工作时，ROMROM中的信息只能读出，要用特殊方式中的信息只能读出，要用特殊方式 写入写入( (固化信息固化信息) )，失电后可保持信息不丢失。，失电后可保持信息不丢失。 1.1.掩膜掩膜R

21、OMROM：不可改写不可改写ROMROM 由生产芯片的厂家固化信息。在最后一道工序用由生产芯片的厂家固化信息。在最后一道工序用 掩膜工艺写入信息，用户只可读（如掩膜工艺写入信息，用户只可读（如80C5180C51）。）。 2.PROM2.PROM：可编程可编程ROMROM 用户可进行一次编程。存储单元电路由熔丝相连，用户可进行一次编程。存储单元电路由熔丝相连， 当加入写脉冲，某些存储单元熔丝熔断，信息永久写当加入写脉冲，某些存储单元熔丝熔断，信息永久写 入，不可再次改写。入，不可再次改写。 3.EPROM3.EPROM：可擦除可擦除PROMPROM 用户可以多次编程。编程加写脉冲后，某些存用户

22、可以多次编程。编程加写脉冲后，某些存 储单元的储单元的PNPN结表面形成浮动栅，阻挡通路，实现信结表面形成浮动栅，阻挡通路，实现信 息写入。用紫外线照射可驱散浮动栅，原有信息全息写入。用紫外线照射可驱散浮动栅，原有信息全 部擦除，便可再次改写（如部擦除，便可再次改写（如87C5187C51）。）。 4.EEPROM4.EEPROM：可电擦除可电擦除PROMPROM 既可全片擦除也可字节擦除，可在线擦除信息，既可全片擦除也可字节擦除，可在线擦除信息， 又能失电保存信息，具备又能失电保存信息，具备RAMRAM、ROMROM的优点。但写入的优点。但写入 时间较长（如时间较长（如89518951）。）

23、。 一、常用一、常用EPROMEPROM芯片：芯片： Intel 2716 (2KB=2KIntel 2716 (2KB=2K8 8位位) )、 2732 (4KB)2732 (4KB)、 2764 (8KB)2764 (8KB)、 27128(16KB)27128(16KB)、 27256(32KB)27256(32KB)、 27512(64KB)27512(64KB)。 CE/PGM片选低电平有效。当编程时引入编程脉冲。片选低电平有效。当编程时引入编程脉冲。 OE-(输出允许输出允许)有效时输出缓冲器打开，被寻址单元才能被读出。有效时输出缓冲器打开，被寻址单元才能被读出。 VPP编程时加十

24、编程时加十25V编程电压电源。编程电压电源。 2716工作方式工作方式 8031/80328031/8032扩展扩展2KB EPROM Intel 27162KB EPROM Intel 2716 （总线形式）（总线形式） l最低地址：最低地址：8000H； l最高地址：最高地址：87FFH。 l 地址范围：地址范围：8000H87FFH。 图图 单片机程序存储器扩展连接图单片机程序存储器扩展连接图 2021-8-1332 1.2817与与8031的连接的连接 2817的管脚图。的管脚图。 A10A0地址线 I/O7I/O0数据线 RDY/BUSY器件忙闲状态 指示 CE.片选允许 OE.数据

25、输出使能 RDY/BUSY NC A7 A6 A5 A4 A3 A2 A1 A0 I/O0 I/O1 I/O2 GND Vcc WE NC A8 A9 NC OE A10 CE I/O7 I/O6 I/O5 I/O4 I/O3 1 2 3 4 5 6 7 8 9 10 11 12 13 14 28 27 26 25 24 23 22 21 20 19 18 17 16 15 2817 WE写入使能 2021-8-1333 E2PROM优点:能够在线檫除和改写,无须象EPROM那样必须用紫 外线照射才能檫除. 2KB的E2PROM2817与相同容量的EPROM2716和静态RAM6116 是兼容

26、的,8KB的E2PROM2864A与同容量的EPROM2764A和静 态RAM6264也是兼容的.所以把E2PROM归并到RAM中也可以归 并到ROM类中,它既具有ROM的非易失性的优点,又象RAM一样 随机地进行读/写,每个单元可重复进行1万次改写,保留信息的时 间长达20年. E2PROM用于单片机系统中,既可以扩展为片外EPROM,也可扩展 为片外RAM.为调试实验更为方便灵活,既可以方便地修改程序, 又能保存调试好的程序.(与RAM芯片相比, E2PROM的写操作速 度是很慢的,另外,它的擦除/写入是有寿命限制的,虽然有1万次之 多,但也不宜用在数据频繁更新的场合,因此,应注意平均地使

27、用 各单元,不然有些单元可能会提前结束寿命)这些特点给硬件线路 的设计和调试带来了方便. 2021-8-1334 l/CE: 片选信号输入线片选信号输入线,低电平有效低电平有效 l/OE:读选通信号输入线读选通信号输入线 l/WE:写允许信号输入线写允许信号输入线 EEPROM EEPROM 既能作为程序存储器又能作数据存储器。既能作为程序存储器又能作数据存储器。 将程序存储器与数据存储器的空间合二为一。将程序存储器与数据存储器的空间合二为一。 片外存储器读信号片外存储器读信号= PSEN = PSEN RD RD 与门与门 扩展数据存储器电路常用扩展数据存储器电路常用RAMRAM芯片：芯片：

28、 Intel 6116(2KB)Intel 6116(2KB)、6264(8KB)6264(8KB)、 62256(32KB)62256(32KB)等。等。 2021-8-1337 6116的管脚图的管脚图 A10A0地址线 I/O7I/O0数据线 CE.片选使能 OE.读允许线 A7 A6 A5 A4 A3 A2 A1 A0 I/O0 I/O1 I/O2 GND Vcc A8 A9 WE OE A10 CE I/O7 I/O6 I/O5 I/O4 I/O3 1 2 3 4 5 6 7 8 9 10 11 12 24 23 22 21 20 19 18 17 16 15 14 13 6116

29、WE.写允许线 图图 6116和和6264管脚和逻辑符号管脚和逻辑符号 80318031（80518051）扩展）扩展2KB RAM Intel 61162KB RAM Intel 6116。 图图 扩展单片扩展单片6116数据存储器数据存储器 数据存储器和程序存储器的综合扩展。数据存储器和程序存储器的综合扩展。 1 1、同时扩展数据存储器和程序存储器：、同时扩展数据存储器和程序存储器： 程序存储器的读操作有程序存储器的读操作有PSEN信号控制，信号控制， 数据存储器的读和写分别由数据存储器的读和写分别由RD和和WR信号控制。信号控制。 不会造成操作上的混乱。不会造成操作上的混乱。 2 2、通

30、过扩展可读写存储器：、通过扩展可读写存储器： （1 1）利用）利用EEPROM芯片芯片扩展；（速度较慢）扩展；（速度较慢） 如：可扩展如：可扩展28162816或或28172817等。等。 （2 2）改造）改造RAM存储芯片。存储芯片。 如：可改造如：可改造61166116等。等。 单片机连接单片机连接 8KB EPROM 2764 8KB EPROM 2764 和和 8KB RAM 6264 8KB RAM 6264 各一片。各一片。 图图 同时扩展两种存储器同时扩展两种存储器 EEPROM EEPROM 既能作为程序存储器又能作数据存储器。既能作为程序存储器又能作数据存储器。 将程序存储器

31、与数据存储器的空间合二为一。将程序存储器与数据存储器的空间合二为一。 片外存储器读信号片外存储器读信号= PSEN = PSEN RD RD 与门与门 哈佛（哈佛（Har-yard）结构，即将程序和）结构，即将程序和 数据存储器截然分开，各有自已的寻址数据存储器截然分开，各有自已的寻址 方式、寻址空间和控制信号。方式、寻址空间和控制信号。 80C51单片单片 微机的微机的存储器映象图存储器映象图。 一、特点一、特点复杂性复杂性 1、程序存储器与数据存储器同时存在；、程序存储器与数据存储器同时存在； 2、内外存储器同时存在；、内外存储器同时存在； 3、存储器地址空间的重叠和连续。、存储器地址空间

32、的重叠和连续。 4KB 4KB 60KB 128B 128B 128B 64KB 在物理上设有在物理上设有 4 个物理存储空间：个物理存储空间： 程序存储器：片内程序存储器；程序存储器：片内程序存储器； 片外程序存储器；片外程序存储器； 数据存储器：片内数据存储器；数据存储器：片内数据存储器； 片外数据存储器。片外数据存储器。 在逻辑上设有在逻辑上设有3个逻辑存储空间：个逻辑存储空间： 1、内外程序存储器统一编址，形成一个完整的空间；、内外程序存储器统一编址，形成一个完整的空间； 2、内外数据存储器分开编址，都是从、内外数据存储器分开编址，都是从“0”单元开始。单元开始。 二、使用：二、使用：

33、 1、存储空间的区分：、存储空间的区分： （1）内部程序存储器与数据存储器的区分；）内部程序存储器与数据存储器的区分； （2）外部程序存储器与数据存储器的区分；）外部程序存储器与数据存储器的区分； （3）内外数据存储器的区分。）内外数据存储器的区分。 2、内外程序存储器的衔接。、内外程序存储器的衔接。 图图 8031 8051（4KB） v构造系统构造系统总线总线，然后再往系统总线上，然后再往系统总线上“挂挂”存储芯片或存储芯片或 I/OI/O接口芯片。接口芯片。 v超出总线负载能力，必须加总线超出总线负载能力，必须加总线驱动器驱动器。 v复用复用技术技术地址和数据进行分离，需用地址锁存器。地

34、址和数据进行分离，需用地址锁存器。 v程序存储器可以分为程序存储器可以分为片内片内和和片外片外两部分，处理器访问片两部分，处理器访问片 内和片外程序存储器，可由内和片外程序存储器，可由EAEA引脚所接的电平来确定。引脚所接的电平来确定。 v存储器可分为存储器可分为4 4个物理存储空间和个物理存储空间和3 3个逻辑存储空间。个逻辑存储空间。 v存储器扩展：程序存储器扩展；存储器扩展：程序存储器扩展； 数据存储器扩展；数据存储器扩展； 综合扩展。综合扩展。 v存储器系统的特点（哈佛结构）和编址技术：存储器系统的特点（哈佛结构）和编址技术： 编址编址线选法、译码法线选法、译码法。 v存储器的区分与衔

35、接。存储器的区分与衔接。 2021-8-1349 2021-8-1350 教学目标 1了解了解SPI总线的工作原理、总线的工作原理、SPI总线的组成，总线的组成， 掌握利用掌握利用MCS-51单片机的端口虚拟实现单片机的端口虚拟实现SPI总总 线的方法；（接口电路设计及线的方法；（接口电路设计及C51软件设计方软件设计方 法；了解法；了解X5045单片机的内部结构、工作原理，单片机的内部结构、工作原理， 掌握利用单片机口线模拟掌握利用单片机口线模拟SPI总线对总线对X5045操操 作的作的C51程序设计方法。）程序设计方法。） 2. 了解了解I2C总线支持多主控的特点，了解总线支持多主控的特点

36、，了解I2C总总 线的构成及信号类型，掌握线的构成及信号类型，掌握I2C总线的读、写总线的读、写 基本操作方法，理解并掌握基本操作方法，理解并掌握I2C总线的总线的C51通通 用操作程序。用操作程序。 2021-8-1351 l SPI 总线简介总线简介 lSPI(SeriaI Peripheral Interface-串行外设接口串行外设接口)总线是总线是 Motorola 公司提出的一个同步串行外设接口，用于公司提出的一个同步串行外设接口，用于 CPU与各种外围器件进行全双工、同步串行通讯的外与各种外围器件进行全双工、同步串行通讯的外 围设备。围设备。 lSPI总线接口一般使

37、用总线接口一般使用4条线：串行时钟线条线：串行时钟线(SCK)、主机、主机 输入输入/从机输出数据线从机输出数据线MISO、主机输出、主机输出/从机输入数据从机输入数据 线线MOSI和低电平有效的从机选择线和低电平有效的从机选择线/CS(/SS)(有的有的SPI 接口芯片带有中断信号线接口芯片带有中断信号线INT或、有的或、有的SPI接口芯片没接口芯片没 有主机输出有主机输出/从机输入数据线从机输入数据线MOSI)。 l优点：优点： SPI系统总线接口节省系统总线接口节省I/O口线，提高系统可靠性。口线，提高系统可靠性。 2021-8-1352 l在大多数应用场合，可使用在大多数应用场合，可使

38、用1个个MCU作为主控机来控作为主控机来控 制数据，并向制数据，并向1个或几个从外围器件传送该数据。从器个或几个从外围器件传送该数据。从器 件只有在主机发命令时才能接收或发送数据。其数据件只有在主机发命令时才能接收或发送数据。其数据 的传输格式是高位的传输格式是高位(MSB)在前，低位在前，低位(LSB)在后。在后。 l当当SPI接口上有多个接口上有多个SPI接口的单片机时，应区别其主接口的单片机时，应区别其主 从地位，在某一时刻只能由一个单片机为主器件从地位，在某一时刻只能由一个单片机为主器件 SCK MOSI MISO 主控器 8051 被控器1被控器n被控器2 SS1 SS2 SSn 图

39、8.2-1 SPI总线的组成 P1.1 P1.2 P1.3 2021-8-1353 l 2021-8-1354 l当一个主控机通过当一个主控机通过SPI与几种不同的串行与几种不同的串行 I/O芯片相连时，必须使用每片的允许控芯片相连时，必须使用每片的允许控 制端，这可通过制端，这可通过MCU的的I/O端口输出线端口输出线 来实现。但应特别注意这些串行来实现。但应特别注意这些串行I/O芯片芯片 的输入输出特性；的输入输出特性； l只有在芯片允许时，只有在芯片允许时，SCK脉冲才把串行脉冲才把串行 数据移入该芯片；在禁止时，数据移入该芯片；在禁止时，SCK对芯对芯 片无影响。若没有允许控制端，则应

40、在片无影响。若没有允许控制端，则应在 外围用门电路对外围用门电路对SCK进行控制，然后再进行控制，然后再 加到芯片的时钟输入端。加到芯片的时钟输入端。 2021-8-1355 l MCS51系列单片机来说，可以使用软件来模拟系列单片机来说，可以使用软件来模拟SPI的操作，的操作， 包括串行时钟、数据输入和数据输出。包括串行时钟、数据输入和数据输出。 l 对于在对于在SCK的的上升沿输入上升沿输入(接收接收)数据和在下降沿输出数据和在下降沿输出(发送发送) 数据的器件，一般应将其串行时钟输出口数据的器件，一般应将其串行时钟输出口P1.1(以图以图8.2为为 例例)的初始状态设置为的初始状态设置为

41、1，而在允许接口后再置，而在允许接口后再置P1.1为为0。这样，。这样， MCU在输出在输出1位位SCK时钟的同时，将使接口芯片串行左移，从时钟的同时，将使接口芯片串行左移，从 而输出而输出1位数据至位数据至MCS51单片机的单片机的P1.3口口(模拟模拟SPI的的MISO线线)， 此后再置此后再置P1.1为为1，使，使MCS51系列单片机从系列单片机从P1.2(模拟模拟SPI的的 MOSI线线)输出输出1位数据位数据(先为高位先为高位)至串行接口芯片。至此，模至串行接口芯片。至此，模 拟拟1位数据输入输出便宣告完成。位数据输入输出便宣告完成。 l 此后再置此后再置P11为为0，模拟下，模拟下

42、1位数据的输入输出位数据的输入输出 ，依此，依此 循环循环8次，即可完成次，即可完成1次通过次通过SPI总线传输总线传输8位数据的操作。位数据的操作。 l 对于在对于在SCK的的下降沿输入数据和上升沿输出数据的器件，下降沿输入数据和上升沿输出数据的器件，则则 应取串行时钟输出的初始状态为应取串行时钟输出的初始状态为0，即在接口芯片允许时，先，即在接口芯片允许时，先 置置P11为为1，以便外围接口芯片输出，以便外围接口芯片输出1位数据位数据(MCU接收接收1位数位数 据据)，之后再置时钟为，之后再置时钟为0，使外围接口芯片接收，使外围接口芯片接收1位数据位数据(MCU发发 送送1位数据位数据)，

43、从而完成，从而完成1位数据的传送。位数据的传送。 2021-8-1356 l全双工全双工; l3线同步传输线同步传输; l主机或从机工作主机或从机工作; l提供频率可编程时钟提供频率可编程时钟; l发送结束中断标志发送结束中断标志; l写冲突保护等写冲突保护等 2021-8-1357 图图8.2- 2021-8-1358 Spiin:setb p1.1; clr p1.2 ;选择从机选择从机 mov r1,#08h；置循环次数；置循环次数 Spin1:clr p1.1 nop；延时；延时 nop mov c,p1.3；从机输出送进位；从机输出送进位 rlc a；左移至；左移至 setb p1.

44、1 djnz r1,spin1 mov r0,a；字节数据送；字节数据送 ret 2021-8-1359 Spioun:setb p1.1 clr p1.2 ;选择从机选择从机 mov r1,#08h；置循环次数；置循环次数 mov a,r0；字节数据送；字节数据送 Spiot1:clr p1.1 nop；延时；延时 nop rlc a；左移至最高位至；左移至最高位至 mov p1.0,c setb p1.1 djnz r1,spiot1；判断是否循环次；判断是否循环次 ret 2021-8-1360 Spiio:setb p1.1 clr p1.2 ;选择从机选择从机 mov r1,#08h

45、；置循环次数；置循环次数 mov a,r0；字节数据送；字节数据送 spio1:clr p1.1 nop；延时；延时 nop mov c,p1.3；从机输出；从机输出spiso送进位送进位 setb p1.1 rlc a mov p1.0,c；进位送从机输入；进位送从机输入 djnz r1,spio1；判断是否循环次；判断是否循环次 mov r0,a ret 2021-8-1361 l一一 简介简介 lX5045是一种集看门狗、电压监控和串行是一种集看门狗、电压监控和串行EPROM 三种功能于一身的可编程电路。三种功能于一身的可编程电路。 lX5045中的看门狗对系统提供了保护功能。当系统中的

46、看门狗对系统提供了保护功能。当系统 发生故障而超过设置时间时，电路中的看门狗将发生故障而超过设置时间时，电路中的看门狗将 通过通过RESET信号向信号向CPU 作出反应。作出反应。X5045提供了提供了 三个时间值供用户选择使用。它所具有的电压监三个时间值供用户选择使用。它所具有的电压监 控功能还可以保护系统免受低电压的影响，当电控功能还可以保护系统免受低电压的影响，当电 源电压降到允许范围以下时，系统将复位，直到源电压降到允许范围以下时，系统将复位，直到 电源电压返回到稳定值为止。电源电压返回到稳定值为止。 lX5045的存储器与的存储器与CPU 可通过串行通信方式接口，可通过串行通信方式接

47、口， 共有共有4096个位，可以按个位，可以按512 x 8个字节来放置数据。个字节来放置数据。 2021-8-1362 CS：电路选择端，低电平有效；：电路选择端，低电平有效； SO ：串行数据输出端；：串行数据输出端； SI ：串行数据输入端；：串行数据输入端； SCK：串行时钟输入端；：串行时钟输入端； WP ：写保护输入端，低电平有效；：写保护输入端，低电平有效； RESET：复位输出端；：复位输出端； VCC ：电源端；：电源端； VSS ：接地端。：接地端。 X5045引脚图 2021-8-1363 l 1 上电复位上电复位 向向X5045加电时会激活其内部的上电复位电路，从而使加

48、电时会激活其内部的上电复位电路，从而使 RESET 引脚有效。该信号可避免系统微处理器在电压不引脚有效。该信号可避免系统微处理器在电压不 足或振荡器未稳定的情况下工作。当足或振荡器未稳定的情况下工作。当VCC 超过器件的超过器件的 Vtrip门限值时，电路将在门限值时，电路将在200ms（典型）延时后释放以允（典型）延时后释放以允 许系统开始工作。许系统开始工作。 l 2 低电压监视低电压监视 工作时，工作时， X5045对对VCC 电平进行监测，若电源电压跌落电平进行监测，若电源电压跌落 至预置的最小至预置的最小Vtrip以下时，系统即确认，从而避免微处以下时，系统即确认，从而避免微处 理器

49、在电源失效或断开的情况下工作。当理器在电源失效或断开的情况下工作。当RESET 被确认被确认 后，该后，该RESET信号将一直保持有效，直到电压跌到低于信号将一直保持有效，直到电压跌到低于 1V 。而当。而当VCC 返回并超过返回并超过Vtrip达达200ms时，系统重新开时，系统重新开 始工作。始工作。 2021-8-1364 l3 看门狗定时器看门狗定时器 看门狗定时器的作用是通过监视看门狗定时器的作用是通过监视WDI输入来监视微处理器输入来监视微处理器 是否激活。由于微处理器必须周期性的触发是否激活。由于微处理器必须周期性的触发CS/WDI引脚引脚 以避免以避免RESET 信号激活而使电

50、路复位，所以信号激活而使电路复位，所以CS/WDI引脚引脚 必须在看门狗超时时间终止之前受到由高至低信号的触发。必须在看门狗超时时间终止之前受到由高至低信号的触发。 l4 重新设置重新设置VCC 门限门限 X5045/45出厂时设置的标准出厂时设置的标准VCC 门限电压为门限电压为Vtrip，但在，但在 应用时，如果标准值不恰当，用户可以重新调整。应用时，如果标准值不恰当，用户可以重新调整。 2021-8-1365 l5 SPI串行存储器串行存储器 器件存储器部分是带块锁保护的器件存储器部分是带块锁保护的CMOS串行串行EEPROM 阵列，阵列的内部组织是阵列，阵列的内部组织是x8 位。位。X

51、5045可提供最少为可提供最少为 1000,000次擦写和次擦写和100年的数据保存期，并具有串行外围年的数据保存期，并具有串行外围 接口（接口（SPI）和软件协议的特点，允许工作在简单的四总）和软件协议的特点，允许工作在简单的四总 线上。线上。 X5045主要是通过一个主要是通过一个8 位的指令寄存器来控制器件的位的指令寄存器来控制器件的 工作，其指令代码通过工作，其指令代码通过SI输入端（输入端（MSB在前）写入寄存器。在前）写入寄存器。 2021-8-1366 2021-8-1367 2021-8-1368 l 7 状态寄存器状态寄存器 状态寄存器包含四个非易失性状态位和两个易失性状状态

52、寄存器包含四个非易失性状态位和两个易失性状 态位。控制位用于设置看门狗定时器的操作和存储器的块态位。控制位用于设置看门狗定时器的操作和存储器的块 锁保护。锁保护。 2021-8-1369 2021-8-1370 2021-8-1371 2021-8-1372 X5045与8051连接电路原理图 2021-8-1373 /输出一个字节 /入口：一个uchar形变量 /出口：无 static void OutByte(uchar ch) uchar i=8; do SCK=0; SI=(bit)(ch /强制取为位变量，输出 ch=ch0;i-) SCK=1; SCK=0; a=1; if(SO)

53、 a|=0 x01; return(a); 2021-8-1375 l I2C 总线定义总线定义 l I2C 总线特点总线特点 l I2C 总线工作原理总线工作原理 l I2C 总线操作总线操作 l I2C 总线应用总线应用 2021-8-1376 lI2C(InterIntegrated Circuit)总线是一种由总线是一种由PHILIPS公公 司开发的两线式串行总线，能够实现完善的全双工数据司开发的两线式串行总线，能够实现完善的全双工数据 传输传输,用于连接微控制器及其外围设备用于连接微控制器及其外围设备,是各种总线中

54、使用是各种总线中使用 信号线数量最少的总线形式。信号线数量最少的总线形式。 lI2C总线产生于在总线产生于在80年代，最初为音频和视频设备开发，年代，最初为音频和视频设备开发， 如今主要在服务器管理中使用，其中包括单个组件状态如今主要在服务器管理中使用，其中包括单个组件状态 的通信。例如管理员可对各个组件进行查询，以管理系的通信。例如管理员可对各个组件进行查询，以管理系 统的配置或掌握组件的功能状态，如电源和系统风扇。统的配置或掌握组件的功能状态，如电源和系统风扇。 可随时监控内存、硬盘、网络、系统温度等多个参数，可随时监控内存、硬盘、网络、系统温度等多个参数， 增加了系统的安全性，方便了管理

55、。增加了系统的安全性，方便了管理。 2021-8-1377 lI2C总线最主要的优点是其简单性和有效性。总线最主要的优点是其简单性和有效性。 由于接口直接在组件之上，因此由于接口直接在组件之上，因此I2C总线占用总线占用 的空间非常小，减少了电路板的空间和芯片管的空间非常小，减少了电路板的空间和芯片管 脚的数量，降低了互联成本。总线的长度可高脚的数量，降低了互联成本。总线的长度可高 达达25英尺，并且能够以英尺，并且能够以100Kbps的最大传输速的最大传输速 率支持率支持40个组件。个组件。I2C总线的另一个优点是，总线的另一个优点是， 它支持多主控它支持多主控(multimastering

56、)， 其中任何能够其中任何能够 进行发送和接收的设备都可以成为主总线。一进行发送和接收的设备都可以成为主总线。一 个主控能够控制信号的传输和时钟频率。当然，个主控能够控制信号的传输和时钟频率。当然， 在任何时间点上只能有一个主控。在任何时间点上只能有一个主控。 2021-8-1378 l1. 总线的构成总线的构成 l I2C总线是由数据线总线是由数据线SDA和时钟和时钟SCL构成的串行总线构成的串行总线 (SDA和和SCL需分别接上拉电阻需分别接上拉电阻)，可发送和接收数据。，可发送和接收数据。 各种被控制电路均并联在这条总线上，但就像电话机一各种被控制电路均并联在这条总线上，但就像电话机一

57、样只有拨通各自的号码才能工作，所以每个电路和模块都样只有拨通各自的号码才能工作，所以每个电路和模块都 有唯一的地址，在信息的传输过程中，有唯一的地址，在信息的传输过程中，I2C总线上并接的总线上并接的 每一模块电路既是主控器（或被控器），又是发送器（或每一模块电路既是主控器（或被控器），又是发送器（或 接收器），这取决于它所要完成的功能。接收器），这取决于它所要完成的功能。I2C总线是多主机总线是多主机 总线，可以有两个或更多的能够控制总线的器件与总线连总线，可以有两个或更多的能够控制总线的器件与总线连 接；同时接；同时I2C总线还具有仲裁功能，当一个以上的主器件同总线还具有仲裁功能，当一个以

58、上的主器件同 时试图控制总线时，只允许一个有效时试图控制总线时，只允许一个有效(如下图如下图) I2C总线的寻址采用纯软件的寻址方法总线的寻址采用纯软件的寻址方法,无需片选的连接无需片选的连接.主机主机 在发送完启动信号后在发送完启动信号后,立即发送寻址字节来寻址被控器件立即发送寻址字节来寻址被控器件,并并 规定数据传送方向规定数据传送方向.寻址字节由寻址字节由7位从机地址位从机地址(D7D1)和和1位位 方向位方向位(DO,0/1,读读/写写)组成组成.当主机发送寻址字节时当主机发送寻址字节时,总线上总线上 所有器件都将该寻址字节的高所有器件都将该寻址字节的高7位与自己器件的地址比较位与自己

59、器件的地址比较, 若相同若相同,则该器件认为被主机寻址则该器件认为被主机寻址,并根据读并根据读/写位确定是从写位确定是从 发送器还是从接受器发送器还是从接受器 2021-8-1379 lSDA :用于传送有效数据；用于传送有效数据； lSCL：用于传送时钟信号：用于传送时钟信号 l只有当只有当SCL时，时， SDA线上的数据信号才有效（高电平线上的数据信号才有效（高电平 表示，低电平表示）；表示，低电平表示）； SCL 时，时， SDA线上的数据线上的数据 信号无效因此，只有当信号无效因此，只有当SCL线线为低电平时，线线为低电平时， SDA线上线上 的电平状态才允许发生变化的电平状态才允许发

60、生变化 lSDA线上传送的数据均以起始信号开始，停止信号结束，线上传送的数据均以起始信号开始，停止信号结束， lSCL线在不传送数据时保持线在不传送数据时保持 2021-8-1380 l图中图中8.2.2-1有两个单片机和其他一些外围有两个单片机和其他一些外围 电路模块接入电路模块接入I2C 总线的例子总线的例子. l假设单片机假设单片机A要向单片机要向单片机B发送信息发送信息,单片单片 机机A首先作为主控器在首先作为主控器在I2C总线上发送起始总线上发送起始 信号和时钟信号和时钟,寻址作为被控器的单片机寻址作为被控器的单片机B,并并 确定信息传送方向确定信息传送方向.接着接着,单片机单片机A