3933.TMS320VC5402芯片AD和DA转换接口的设计

1、摘要在由dsp芯片组成的信号处理系统中，a/d和d/a转换器是非常重要的器件。输入信号可以是各种各样的形式，可以是语音信号或来自电话线的已调制数字信号，也可以是各种传感器输出的模拟信号。这些输入信号首先经过放大和滤波，然后进行a/d转换将模拟信号变换成数字信号，再由dsp芯片对数字信号进行某种形式的处理，如进行一系列的乘加-累加运算。经过处理后的数字信号由d/a转换器变换成模拟信号，之后再进行平滑滤波，得到连续的模拟波形。综上可知信号处理过程a/d和d/a转换器的作用。该文主要介绍常用的a/d、d/a转换器的使用原理，与dsp芯片的接口电路，以及关于a/d、d/a转换器的dsp编程。关键词：t

2、ms320vc5402 tlc320ad50c ccs500019目录摘要i1设计概述12 芯片tlc320ad50c的详细介绍32.1 tlc320ad50c概述32.2 tlc320ad50c特点32.3 tlc320ad50c引脚及功能框图介绍53 系统硬件设计73.1 tms320vc5402系统电路设计73.2 tlc320ad50c与dsp的引脚连接方式94 系统软件设计114.1 ad50的控制时序124.2 程序流程图144.3 部分程序代码145 心得体会17参考文献181设计概述通常，一个典型的dsp系统应包括抗混叠滤波、数据采集a/d转换器、数字信号处理器dsp、d/a转

3、换器和低通滤波器等，其组成框图如图1.1所示。在许多应用系统中，为了应用dsp卓越的数字信号处理能力，我们必须先将模拟信号进行数字化（a/d转换），再对采样数据进行相应的算法处理，最后经过数字信号模拟化（d/a转换）后输出。在这些dsp应用系统中的关键问题是怎样十分容易和高效地实现这些转换，因此必然涉及到接口电路的设计。本文介绍一种单片内集成了adc通道和dac通道的模拟接口电路tlc320ad50c（以下简称ad50）与tms320vc5402缓冲串口的接口的设计实现方法，然后，基于这种接口电路的硬件设计，通过软件编程实现信号的采集与回放。 图1.1 典型的dsp数据处理系统框图tms320

4、vc5402是ti公司生产的从属于tms320c54x系列的一个工作灵活、高速、具有较高性价比、低功耗的16位定点通用dsp芯片。其主要特点包括：采用改进的哈佛结构，1条程序总线（pb），3条数据总线（cb、db、eb）和4条地址总线（pab，cab，dab，eab），带有专用硬件逻辑cpu，片内存储器，片内外围专用的指令集，专用的汇编语言工具等。tms320vc5402含4k字节的片内rom和16k字节的双存取ram，1个hpi（host port interface）接口，2个多通道缓冲单口mcbsp（multi-channel buffered serial port），单周期指令执行时

5、间10ns，双电源（1.8v和3.3v）供电，带有符合ieee1149.1标准的jtag边界扫描仿真逻辑。 ad50是ti公司生产的一个16位、音频范围（采样频率为2k22.05khz）、内含抗混叠滤波器和重构滤波器的模拟接口芯片，它有一个能与许多dsp芯片相连的同步串行通信接口。ad50c片内还包括一个定时器（调整采样率和帧同步延时）和控制器（调整编程放大增益，锁相环pll，主从模式）。ad50有28脚的塑料sop封装（带dw后缀）和48脚的塑料扁平封装（带pt后缀），体积较小，适应于便携设备。ad50的工作温度范围是070，单一5v电源供电或5v和3.3v联合供电，工作时的最大功耗为120

6、 mw。dsp（数字信号处理器）具有强大的数字信号处理能力，在其应用系统中，大多由adc和dac通道来完成对模拟信号的数字化处理。设计了基于一种集成adc和dac于一体的tlc320ad50c模拟接口电路与tms320vc5402定点dsp接口电路的硬件设计方法，并结合硬件电路实现主从模式下软件的设计。2 芯片tlc320ad50c的详细介绍2.1 tlc320ad50c概述tlc320ad50c使用过采样的-技术提供从数字至模拟 （d/a）和模拟至数字（a/d）的高分辨率低速信号转换。该器件包括两个串行的同步转换通道 （用于各自的数据方向）；在dac之前有一个插入滤波器（interpolat

7、ion filter）和adc之后有一个抽取滤波器（decimation filter）。其它的高级功能有片内时序和控制。-结构在低系统速度和低价格下产生高分辨率的模数和数模转换。该器件的选项和电路结构可通过串行接口进行编程。其选项包括：复位、掉电、通信协议、串行时钟率、信号采样率、增益控制及测试方式等 。tlc320ad50c 的工作温度范围从0 70 。2.2 tlc320ad50c特点l 单5v 电源供电或5v 模拟、3v 数字电源l 工作方式时功耗 （pd ）100mw（最大）l 硬件掉电方式时功耗2.5mwl 通用 16 位信号处理l 2 的补码数据格式l 动态范围91db（典型）l

8、 adc 总的信号/（噪声+失真）88db（最小）l dac 总的信号/（噪声+失真）85db（最小）l 全部器件为差分结构l 内部基准电压（vref）l adc为64倍过采样，而dac为256倍过采样（内部）l 串行接口l 当二次通信（secondary communication）时alt data端提供数据监视l 系统测试方式，数字反馈（loopback）测试和模拟反馈测试l 支持各种v.34 采样速率l 支持商业级音响应用l 多种转换速率可选，如mclk/（128n）或mclk（512n）l 可以配置成主机或从机方式l 可以支持三个从机器件l 输入和输出增益控制一下是一些定义和术语的解

9、释。data transfer interval（数据传送时间间隔），时间间隔是指在此时间内数据从dout 传出和向din 传入。此间隔为 16 个移位时钟，数据传送由帧同步信号的下降沿启动。signal data（信号数据），信号数据包括输入信号通过adc 通道转换的结果以及通过dac 通道至模拟输出的返回（数据）。这与纯数字软件控制的数据相反。primary communications（首次通信），首次通信是指数字数据传送时间。因为器件是同步的，所以信号数据来自adc 通道和送至dac 通道是同时发生的。 secondary communications（二次通信），二次通信是指送入 d

10、in 的数字控制和配置数据传送时间，以及从 dout 寄存器读出数据的时间。只有当硬件或软件要求时才产生数据传送时间。 frame sync（帧同步），帧同步就是指启动数据传送时间间隔的信号的下降沿。首次帧同步启动首次通信，二次帧同步启动二次通信。 frame sync and sampling period（帧同步和采样周期），连续的两个首次帧同步信号下降沿之间的时间。frame sync interval（帧同步时间间隔），16 个移位时钟所占据的时间间隔。在帧同步信号的下降沿之后，帧同步信号在 sclk 的第 16 个上升沿时变为高电平。 adc channel（adc 通道），从模拟输

11、入到dout 端数字转换结果之间的全部信号处理电路。dac channel（dac 通道），在加至din 端的数字数据字与outp 和outm 端可用的差分输出模拟信号之间的所有信号处理电路。2.3 tlc320ad50c引脚及功能框图介绍dw和pt封装的ad50的引脚排列（顶视）如图2.2和2.3所示。图2.2 dw封装的tlc320ad50c 的引脚排列图图2.2 pt封装的tlc320ad50c 的引脚排列图tlc320ad50c 的功能方框如图2.1所示。图2.1 tlc320ad50c 功能框图3 系统硬件设计3.1 tms320vc5402系统电路设计一个完整的dsp系统通常是由d

12、sp芯片和其他相应的外围器件构成。下面以tms320vc5402芯片为系统核心，设计dsp硬件系统的电路，包括时钟电路、电源电路、复位电路、功能配置引脚连接以及程序存储空间扩展和数据空间扩展电路。时钟电路用来为tms320vc5402芯片提供时钟电路，由一个内部振荡器和一个锁相环pll组成，可通过晶振驱动。另外外部中断均上拉高电平，并在个电源接口加去耦电容。电路原理图如图3.1、图3.2、图3.3和图3.4所示。图3.1 tms320vc5402芯片及时钟电路图3.2 功能配置引脚连接电路图3.3 电源电路和复位电路tms320vc5402的程序存储空间扩展ram选用is61lv6416，程序

13、存储空间扩展flash选用at29lv1024，数据存储空间扩展ram选用is61lv6416。考虑到上电及复位时，引导的执行以及用户程序要存放到读取速度较快的外部程存ram中，所以要设计程存空间和数存空间在转换的逻辑电路，即用dsp的xf外部标志输出引脚和非门74hc32来实现引导期间数据总线、地址总线在程存空间和数存空间的切换，具体电路如图3.4所示。图3.4 存储空间扩展电路3.2 tlc320ad50c与dsp的引脚连接方式硬件连接采用ad50c为主控模式（=1），向c5402 的mcbsp0 （从设备）提供sclk（数据移位时钟）和fs（帧同步脉冲帧同步脉冲），并控制数据的传输过程并

14、控制数据的传输过程。 tms320c5402工作于spi方式的从机模式，clkx0和fsx0为输入引脚，在接收数据和发送数据时都是利用外界时钟和移位脉冲。c5402与tlc320ad50c的硬件连接如图3.5所示。图3.5 ad50c与dsp连接方式4 系统软件设计一旦完成了正确的硬件连接，接下来就可以进行软件编程调试了。要完成的工作包括： （1）tms320vc5402串口的初始化。首先将dsp串口1复位，再对串口1的16个寄存器进行编程，使dsp串口工作在以下状态：以spi模式运行，每帧一段，每段一个字，每字16位，采样率发生器由dsp内部产生，帧同步脉冲低电平有效，并且帧同步信号和移位时

15、钟信号由外部产生。dsp给ad50c编程用查询方式，接收a/d转换的d信号和发送d/a转换的d信号用dma方式。（2）ad50初始化。该初始化操作过程包括通过tms320vc5402的同步串口发送两串16位数字信息到ad50。第一串为0000 0000 0000 0001b，最低有效位(bits0)说明下一个要传输的数据字属于二次通信。第二个数据值用来对ad50的4个数据寄存器的某一个进行配置。bits1511位为0，bits108位为所选寄存器地址值，bits70位为所选中寄存器的编程值。4个用户可编程寄存器的描述如下：r1中包含模拟输入通道选择，硬件、软件编程方式选择；r2进行单机、从机工

16、作和电话模式（电话模式内容请参阅参考文献3）选择；r3控制带从机个数选择；r4用来设置模拟信号可编程放大增益和a/d、d/a转换频率。其它两个寄存器r5、r6是厂家留着测试用的，用户不可以对其编程。我们在以下例程中对4个可编程寄存器编程，使ad50c工作在以下状态：选择inp/inm为工作模拟输入，15+1位adc和15+1位dac模式，不带从机，采样频率为10.67khz，模拟信号输入和输出放大增益均为0db。（3）用户代码的编写。完成音频信号采集与回放代码的编制。本设计给ad50编程用查询方式，接收a/d转换的d信号和发送d/a转换的d信号用dma方式。4.1 ad50的控制时序ad50c

17、的adc通道主通信时序图如图4.1所示。图4.1 adc通道主通信时序图ad50c的adc通道主通信和次通信时序图如图4.2所示。图4.2 adc通道主通信和次通信时序图ad50c的dac信号通道主通信和次通信时序图如图4.3所示。图4.3 dac信号通道主通信和次通信时序图控制寄存器1位功能表如图4.5所示。另外还有控制寄存器2、3、4的功能表，此处不再一一叙述，他们的映象表如图4.6所示。图4.6 控制寄存器的映象表4.2 程序流程图dsp串行口1初始化dsp中断 控制 设置复位 ad 50c给寄存器2编程开始接受a/d转化数据给寄存器4编程给寄存器3编程给寄存器1编程开始结束图4.5 系

18、统程序流程图4.3 部分程序代码tms320vc5402中断及串口初始化部分程序如下所示。stm#0002h,48hstm#0040h,49h；设置串口1工作在每帧一个字每个字16位模式stm#0006h,48hstm#0100h,49h；设置clkgdv=0，使串口1工作在最大频率stm#0007h,48hstm#0a000h,49h；设置clksm=1采样率发生器时钟由dsp内部产生stm#000eh，48hstm#0008h，49h；设置fsxp=1，使帧同步脉冲低电平有效stm#0080h，imr；dma一通道中断使能rsbx intm；开放所有可屏蔽中断 ad50初始化的部分程序如下

19、所示。ld#0001h，a；d0=1，请求第二次交流stlma，43h；向tlc320ad50c写数据aa：stm#0001h，48hldm49h，aand#0002h，abcaa，aeq；数据是否被tlc320ad50c接收ld#0180h，a；给tlc320ad50c的寄存器1编程，使其复位stlma，43hbb：stm#0001h，48hldm49h，aand#0002h，abcbb，aeq；编程数据是否被tlc320ad50c接收stm#0100h，a； ad50c脱离复位设置寄存器1使inp、inm为输入stm#0200h，a；设置tlc320ad50c寄存器2，使电话模式无效stm#0460h，a；设置tlc320ad50c寄存器4，使采样频率为10.667khzstm#0300h，a；设置tlc320ad50c寄存器3，使带0个从机dma1通道初始化的部分程序如下所示。stm#05h，55h；选择dma1通道stm#0041h，56h；设置串口1接收端为dma事件的源地址stm#0