毕业设计（论文）PLL信号发生器的设计

1、 ipllpll 信号发生器的设计信号发生器的设计【摘要】本设计以 max038 及锁相环技术为核心, 设计了一个高精度多功能信号发生器。该信号发生器,能产生 1hz11.0592mhz 的正弦波、方波和三角波信号。频率的调节方式有两种，连续调节和按步进调节。由 max038 结合电位器等外围电路即可实现对频率的连续调节。步进调节部分又分为粗调和细调。由 at89c52 单片机通过 d/a 转换器对 max038 的控制实现频率的粗调，再结合锁相环模块电路（mc145151）即可实现频率步进的精确调节。输出频率在不同的波段，频率步进值不同。在信号输出端接一级运算放大电路来实现对信号输出幅度的调

2、节。该信号发生器频带宽，精度高,实现了输出信号在频率和幅值上的精确调整, 可应用于各种电子测量和控制场合。目录目录引言引言.1第第 1 章章 总体方案设计总体方案设计.21.1 方案设计与论证 .2第第 2 2 章章 硬件设计硬件设计.32.1、信号发生模块 .32.1.1、max038 特性.32.1.2、电路实现 .42.2 单片机模块 .52.2.1 芯片介绍 .52.2.2 电路实现 .62.3 运放模块 .62.3.1 反相运算放大器 .72.3.2 同相运算放大器 .72.4、d/a 转换模块.82.4.1 芯片介绍 .82.4.2、电路实现 .112.5、锁相环模块 .112.5

3、.1 芯片介绍 .112.5.2、电路实现 .122.6、滤波模块 .13第第 3 章章 软件设计软件设计.153.1、程序 .153.1.1、流程图 .153.1.2、源程序 .153.2、电路仿真 .16第第 4 章、硬件调试章、硬件调试.174.1 制版 .17 ii4.2、硬件调试 .18结束语结束语.20致谢致谢.21附录附录.23附录附录 ii.24附录附录 iii.24 1引言在现代电子学的各个领域，常常需要高精度且频率可方便调节的信号发生器。各种波形曲线均可以用三角函数方程式来表示。能够产生多种波形,如三角波、锯齿波、矩形波（含方波） 、正弦波的电路被称为函数信号发生器。函数信

4、号发生器在电路实验和设备检测中具有十分广泛的用途。函数信号发生器的实现方法通常有以下几种1：（1）用分立元件组成的函数发生器：通常是单函数发生器且频率不高，其工作不很稳定，不易调试。（2）可以由晶体管、运放 ic 等通用器件制作，更多的则是用专门的函数信号发生器 ic 产生。早期的函数信号发生器 ic，如 l8038、ba205、xr2207/2209 等，它们的功能较少，精度不高，频率上限只有300khz，无法产生更高频率的信号，调节方式也不够灵活，频率和占空比不能独立调节，二者互相影响。（3）利用单片集成芯片的函数发生器：能产生多种波形，达到较高的频率，且易于调试。鉴于此，美国马克西姆公司

5、开发了新一代函数信号发生器 icmax038，它克服了（2）中芯片的缺点，可以达到更高的技术指标，是上述芯片望尘莫及的。max038 频率高、精度好，因此它被称为高频精密函数信号发生器 ic。结合锁相环技术，可以大大提高频率的稳定度，（4）利用专用直接数字合成芯片的函数发生器： 它以有别于其它频率合成方法的优越性能和特点，成为现代频率合成技术中的妓妓者。具体体现在相对带宽宽、频率转换时间短、频率分辨率高、输出相位连续、可产生宽带正交信号及其他多种调制信号。可编程和全数字化、控制灵活、方便。 但比较昂贵。综合分析以上四种实现方法的性价比，我们决定采用单片集成芯片 max038 来设计函数发生器。

6、频率越高、产生波形种类越多的发生器性能越好，但器件成本和技术要求也大大提高，因此在满足工作要求的前提下，性价比高的发生器是我们的首选。本设计基于实际使用中对信号发生器的具体要求，设计了一种以单片机和 max038 为核心的信号发生器。在单片机控制的方式下进行频率、波形等参数设置和调整。频率调节方式有两种模式，连续调节和按步进调节。能输出正弦波、三角波、方波信号，输出频率范围宽（1hz-11.0592m），通过更换对地电容来更换输出频段。第 1 章 总体方案设计1.1 方案设计与论证方案一：采用 mcl45151、max038、dac0832 组成的电路如图 1-1-1 所示。 图 1-1-1m

7、ax038 是一个能产生 1hz20mh2 的低失真正弦波、三角波、锯齿波或矩形(脉冲)波的高频波形产生器，它只要少量的外部元件。所需的输出波形可由在 a0 和 a1 输出端设置适当的代码来选择。max038 输出频率取决于注入 iin 脚电流的大小、cosc 脚的电容量(对地)和 fadj 脚的电压。输出的频率 f0(mhz)与 iin(a)成正比、与 cf(pf) 成反比 。max038 芯片内部提供了一个 2.5v 的基准电压源 控制模块 d/a 转换 锁相环模块 波形发生器 滤波 输出 2，将此引脚与电位器相连，并输入到 max038 的 iin 脚，改变电阻值既可以实现频率的连续调节

8、。应用单片机 at89c52 产数字信号，接到 da0832 的数字输入端。dac0832 与运放 741 组合，产生离散可调电压值，将该电压接到一固定的 5.1k 电阻上，将步进电压转化为步进电流。将此电流接到 max038 的iin 脚。将 max038 的同位输出端 sync 与频率合成器 145151 的压控振荡器的输入端 fin 连接，结合相关电路构成锁相环路，将频率锁定。在输出端的一个宽频带低通滤波器可以以合理的保正让正弦波、方波及三角波通过，而限制由n 电路产生的高频噪声。优点：可控制的频率范围广(从 01hz 到 20mh2)，能产生准确的高频三角波、矩形波和脉冲波。占空比控制

9、容易，频率稳定度优于 10-6。低失真的正弦波(075)。 缺点：技术要求较高方案二：采用 cpld 分频的 74hc4046 的电路采用 cpld 分频的 74hc4046 的电路如图 1-1-2 所示。图 1-1-2 采用 cpld 分频的 74hc4046 的电路利用晶振与 cpld 芯片组成晶体振荡器，提供基准频率；cpld 编辑组成n 分频电路，利用单片机改变控制其分频比。利用 cpld 编程特性，让其成为一个可编程的 12 位计数器和 d 触发器的组合成为可置数的n 分频电路，让其为 74hc4046 集成锁相环输入正确的占空比为 50的波形。 优点：能达到设计要求的中心频率 82

10、mh2 的扫频电路，能产生准确的高频波形。cpld 和单片机的使用让扫频电路的步进控制、频率的精确产生得以实现。 缺点：74hc4046 芯片在与 cpld 组成的反馈控制回路中，如果分频比过高(经计算和实际验证不能大于 100)，否则将很难入锁，而我们需要至少 576 分频；而且随着分频比的升高，稳定时间也随之变长，根本不能达到 85hz 的扫频频率。方案三：采用 lpc2138 开发板产生，lpc2138 利用 ad 输出口程控可产生正弦波、方波、三角波,通过程序可实现频率变换。优点：可以直接通过程序控制频率，不许要复杂的外围电路。缺点：不能满足本函数信号发生器对频率范围的要求,而且在实现

11、步进调制时,波形很容易失真。根据上述三种方案的特点及设计要求,决定采取方案三来进行设计。max038 的整体性能比较好且外围电路更加简洁,性能稳定可靠、频率能达到设计任务、可调性好。第 2 章 硬件设计2.1、信号发生模块2.1.1、max038 特性max038 性能特点和工作原理78(1)输出频率范围:0.120mhz,最高可达 40mhz;(2)可产生正弦波、方波、三角波、锯齿波及脉冲波;(3)输出频率和占空比(15%85%)独立可调;(4)低输出阻抗的输出缓冲器;(5)备有 ttl 兼容的独立同步信号 snyc(方波输出,占空比固定为 50%),方便组建频率合成器系统; 3(6)低温度

12、漂移。max038cpp 采用 20 引脚 dip 封装,max038cwp 采用 20 引脚贴片 so 封装。引脚定义见图 1-1-3 各引脚功能简述如ref:ref:芯片内部 2.5v 参考电压输出;gnd:gnd:模拟地;a0,a1:a0,a1:输出波形选择,ttl/cmos 兼容;cosc:cosc:内部振荡器外接电容;dadj,fadj:dadj,fadj:输出频率、占空比调节;iin:iin:振荡频率控制器电流输入;pdi,pdo:pdi,pdo:内部鉴相器输入输出;sync:sync:同步信号输出,允许内部振荡器与外信号同步;dgnd,dv+:dgnd,dv+:内部数字电路电源;

13、v+,v-:v+,v-:max038 供电电源端(+5v,-5v);out:out:波形输出。 图 2-1-1 max038 引脚定义芯片内部的振荡器、比较器和波形变换电路产生正弦波、方波、三角波、锯齿波和脉冲波,通过选择控制端 a0, a1 的电平选择一种波形(a0,a1 的控制电平与输出波形的关系见表 2-1) 经内部缓冲器缓冲后输出。波形的振荡频率、占空比等可以由芯片外部参数控制。同时,芯片内部还提供了一个 2.5v 的基准电压源和一个鉴相器。基准电压源使得外部只需一个可变电阻即可改变内部振荡器的参数;输出的占空比可以由 dadj 端口调整,如果 dadj 端接地,则输出占空比为 50%

14、。表 2-1-1 a0,a1 的电平与输出波形的关系a0a1输出波形任意高电平正弦波低电平低电平方波高电平低电平三角波max038 输出频率取决于注入 iin 脚电流的大小、cosc 脚的电容量(对地)和 fadj 脚的电压。当 vfadj=0v 时,输出的基波频率:f0(mhz)=iin(a)cf(pf) 式 2-1-1周期(t0)则为:t0(s)=cf(pf)iin(a)。 式 2-1-2式中,iin 为注入 iin 脚的电流(2a750a), cf 为 cosc 脚和地所接的电容值(20pf100f)。iin 和 cf 的变化对输出频率影响较大,用于粗调;而 vfadj 用于精调,当他在

15、允许的-2.42.4v 范围之间变化时最多只能使输出频率变化70%。 42.1.2、电路实现图 2-1-2（1）、波形切换由表 2-1-1 可以知，改变 a0、a1 两引脚的值即可轻易改变输出波形的种类。本设计中此二引脚值有由单片机中 p1.3 及 p1.4 两引脚控制。程序实现如下：unsigned char code qiehuan=0 x00,0 x08,0 x10; 结合按钮，不断循环调用数表，即可轻易改变输出波形。（2）连续可调max038 芯片内部还提供了一个 2.5v 的基准电压源(1 脚)，基准电压源使得外部只需一个可变电阻即可改变内部振荡器的参数。将其与 max038 的 i

16、in 相连，既可实现频率的连续可调。(接在 ref 脚和 iin脚之间的电阻,可提供一种产生 iin 的简便方法,iin=ref/rin)。f0(mhz)=vinrincf(pf) 式（2-1-3）r 为 ref 与 iin 间的电阻，r 的变化范围大时，频率变化范围也大。（3）步进可调当 cosc 的对地电容固定时，当 iin 按固定步进变化时，f0 也将以固定步进变化。因为频率范围很宽，因此不可能一直使用唯一的步进值。本设计中采用更换 cosc 的对地电容的方法9，更换频率步进，具体如表 2-1-2 所示表 2-1-2频率波段（k）步进（k）电容值（pf）电容选择0178.21.35430

17、0332+10201425.610.8530500+330211216360331+30011404.886.46633+33（4）占空比max038 芯片输出的占空比可以由 dadj 调整,如果 dadj 端接地,则输出占空比为 50%。本设计中使 dadj接地，即占空比为 50%，因此使得输出的矩形波为标准的方波。（5）稳定性问题欲使 max038 长时间地在正常温度范围内产生频率稳定的输出电压,必须采取以下措施:(1)决定频率的外接电阻、电容的温度特性要好;(2)外部电源应稳定; (3)应选用高精度的金属膜电阻,精度为 1%或更高;(4)必须选用温度系数低的 npo 陶瓷电容器。 52.

18、2 单片机模块（实验室常见的单片机芯片有 at89c51,at89c52 两种，相比较而言 at89c52 的响应速速更快，因此本设计中选用 at89c52。 ）图 2-2-1，at89c52 引脚图2.2.1 芯片介绍（1 1）、）、p0 、p1、p2、p3 口均为双向 i/o 口。作为输出口，p0 需要外部上拉电阻。其他端口则不需要。 部分引脚含有第二功能12，如表 2-2-1 所示。表 2-2-1引脚号 第二功能p1.0 t2（定时器/计数器 t2 的外部计数输入），时钟输出p1.1t2ex（定时器/计数器 t2 的捕捉/重载触发信号和方向控制）p1.5mosi（在系统编程用） p1.6

19、miso（在系统编程用） p1.7sck（在系统编程用）p3.0 rxd（串行输入）p3.1 txd（串行输出）p3.2 int0(外部中断 0)p3.3 int1(外部中断 1)p3.4t0（定时器 0 外部输入）p3.5t1（定时器 1 外部输入）p3.6wr(外部数据存储器写选通) p3.7rd(外部数据存储器读选通) rst:rst: 复位输入。晶振在工作时，rst 脚持续 2 个机器周期高电平将使单片机复位。看门狗计时完成后，rst 脚输出 96 个晶振周期的高电平。特殊寄存器 auxr(地址 8eh)上的 disrto 位可以使此功能无效。disrto 默认状态下，复位高电平有效。

20、 ale/progale/prog：地址锁存控制信号（ale）是访问外部程序存储器时，锁存低 8 位地址的输出脉冲。在flash 编程时，此引脚（prog）也用作编程输入脉冲。在一般情况下，ale 以晶振六分之一的固定频率输出脉冲，可用来作为外部定时器或时钟使用。然而，特别强调，在每次访问外部数据存储器时，ale脉冲将会跳过。如果需要，通过将地址为 8eh 的 sfr 的第 0 位置 “1”，ale 操作将无效。这一位置 “1”， ale 仅在执行 movx 或 movc 指令时有效。否则，ale 将被微弱拉高。这个 ale 使能标志位（地址为 8eh 的 sfr 的第 0 位）的设置对微控制

21、器处于外部执行模式下无效。 6psen:psen:外部程序存储器选通信号（psen）是外部程序存储器选通信号。当 at89s52 从外部程序存储器执行外部代码时，psen 在每个机器周期被激活两次，而在访问外部数据存储器时，psen 将不被激活。 ea/vpp:ea/vpp:访问外部程序存储器控制信号。为使能从 0000h 到 ffffh 的外部程序存储器读取指令，ea 必须接 gnd。为了执行内部程序指令，ea 应该接 vcc。在 flash 编程期间，ea 也接收 12 伏 vpp 电压。 xtal1:xtal1:振荡器反相放大器和内部时钟发生电路的输入端。 xtal2:xtal2:振荡器

22、反相放大器的输出端。2.2.2 电路实现单片机的复位是靠外电路实现的，在时钟电路工作后，只要在单片机的 rst 引脚上出现 24 个时钟振荡脉冲（2 个机器周期）以上的高电平，单片机便实现初始化状态复位。为了保证应用系统可靠地复位，通常是 rst 引脚保持 10ms 以上的高电平。本系统具有上电复位功能。电路连接如图 3-6 所示。此电路仅用一个电容及一个电阻。系统上电时，在 rc 电路充电过程中，由于电容两端电压不能跳变，故使 reset 端电平呈高电位，系统复位。经过一段时间，电容充电，使 reset 端呈低电位，复位结束3。图 2-2-2 单片机的主要功能是提供 dac0832 及 mc

23、145151 的数字信号。主要功能由按键实现，如图 2-2-2 所示。程序实现如：if(key1=0) ；通过类似的语句，不断进行键盘扫描，执行相应的子程序。 当按键一按下时，p2 端口输出的数字信号加 1，当按键 2 按下时，p2 端口输出的数字信号加 1，借助发光二极管也发生相应的变化。当按键 3 按下时，切换输出的波形，当按键 4 按下时，切换输出的波段，当按键 5、 。按下时，p2 端口输出的数字信号被复位。该模块的实现主要是靠程序。仿真时应注意，端口输出是否需要加上拉电阻才可以使用，根据at89c52 的芯片介绍中可只，i/o 端口中出了 p0 端口，其余 i/o 端口均有内部上拉电

24、阻，但未免过于理想化，在接按钮时候，还是应该接上 10k 的上拉电阻，以防万一。 72.3 运放模块 图 2-3-1c741、lf357 及 op27 的引脚排列如图 2-3-1 所示，不同的是，他们的电源电压不同，741 及 357均为12v,op27 为5v,741 及适合与 dac0832 搭配使用，op27 的精度较高，lf357 的频带范围宽。因此它们各自适用于不同的场合。2.3.1 反相运算放大器图 2-3-2图 2-3-2 是反相放大器的原理图，下面分析输入电压与输出电压的关系。根据输入端口电流为零的特性得： i1=if （2-3-1）又根据输入端口电压为零的特性得=,= （2-

25、3-2）1i10ruifif0.0ru由式(2-3-1)和式(2-3-2 得输入、输出电压关系为 u0=-rf/ri*ui （2-3-3） 由式（2-3-3）可见，输出电压与输入电压成正比，极性相反，因此称为反相放大器。反相放大器的增益只与外接电阻有关，因此可以实现高精度和高稳定性的增益值10。 2.3.2 同相运算放大器图 2-3-3如果输入电压加在运放的同相输入端，而在反相输入端引入负反馈，就构成了同相放大器。如图图 2-3-3 所示。根据理想的运放输入电压为零的特性并应用 kvl 得， iffuir0u1ruiif（2-3-4） 8 再根据理想运放输入电流为零的特性得 if=i1 （2-

26、3-5）由式（2-3-4）及式（2-3-5）得同相放大器输出电压与输入电压的关系 (2-3-6） ifurr)1 (u10同相放大器是增益大于 1 的电压控制电压源，输出电压与输入电压极性相同。 如果 rf=0，及r1=，则（2-3-6）电路变成：u0=ui （2-3-7）即二者相等，故称为电压跟随器10。max038 的输出信号为恒定的 2vp-p,且输出电流不大,故输出至少要加一级放大电路,以提供足够的输出电压和电流。输出放大电路是本信号发生器研制中难点之一。因为系统输出信号的最大基频为 11.0592mhz,波形输出电路高次谐波成分很高,所以要得到不失真的输出波形,要求放大器不但具有很高

27、的频宽,还要有足够的输出电压转换速率。所以采用一片 lf357 来进行电压放大（同相）6,电路如 2-3-4 所示。图 2-3-4ifurr)1 (u102.4、d/a 转换模块2.4.1 芯片介绍(1)、dac0832 内部结构及引脚功能11dac0832 的内部结构图集引脚图如图 2-4-1 所示，dac0832 由三大部分组成：一个 8 位输入寄存器，一个 8 位 dac 寄存器和一个 8 位 da 转换器组成。 9图 2-4-1 dac0832 内部结构及引脚功能图、8 位输入寄存器。它由 8 个 d 锁存器组成，用来作为输人数据的缓冲寄存器，它的 8 个数据输入可以直接和单片机的数据

28、总路线相连。le1 为其控制输入：le1=1 时，d 触发器接收信号；le1=0时，为锁存状态。、8 位 dac 寄存器。它也由 8 个 d 锁存器组成。8 位输入数据只有经过 dac 寄存器才能送到da 转换器去转换。它的控制端为 le2，当 le21 时输出跟随输入，而当 le2=0 时为锁存状态。dac寄存器输出直接送到 8 位 da 转换器进行数模转换。、8 位 da 转换器。8 位 da 转换器是采用 t 型网络的 da 转换器。它的输出是与数字量成正比例的电流，vref 为参考电压输入，rfb 为运算放大器的反馈电阻，引脚 rfb 则是这个反馈电阻的一端，使用时接到运算放大器的输出

29、端。控制逻辑部分。控制逻辑部分共有五个倍号来控制 da 转换器的工作：d10d10d17d17：数字信号输入端，d17msb d10lsbile:ile:输入寄存器允许，高电平有效: : 片选信号，低电平有校，与 ile 信号合起来共同控制是否起作用。cs2wr：写信号 1，低电平有校，用来将数据总数的数据输入锁存于 8 位输入寄存器中，有校时，1wr1wr必须使和 ile 同时有效。cs：写信号 2，低电平有校，用来将锁存于 8 位输入寄存器中的数字传送到 8 位 d/a 寄存器锁存起2wr来，此时应有校。 xfer:传送控制信号，低电平有效，用来控制是否起作用。xfer2wriout1io

30、ut1：d/a 输出电流 1，当输入数字量全为 1 时，电流最大。iout2iout2：d/a 输出电流 2。rfbrfb：反馈电阻。dac0832 为电流输出芯片，可外接运算放大器，将电流输出转换成电压输出，电阻rfb 是集成在内的运算放大器的反馈电阻，并将其一端引出片外，为在片外连接的运算放大器提供方便。vrefvref:基准电压，通过它将外加精度度的电压源接至 t 型电压网络，电压范围（-10v+10v）,也可以直接向其他 d/a 转换器的电压输出端。vccvcc:电源，电压范围（+5v+15v） 。agnd:agnd:模拟地。dgnd:dgnd:数字地。(2)dac0832 的单极性和

31、双极性输出dac0832 是电流输出型数模转换器，需要电压输出时，可以简单地使用一个运算放大器连接成单极性，相应输出电路如图 2-4-2(a)所示，若 vbef-5v，则电路的输出 u0 为 05v。当采用两个运算放大器可以连接成双极性输出，相应电路如图 2-4-2(b)所示，若 vbef5v，电路的输出 u0 为- 105+5v。图 2-4-2(a)单极性输出；(b)双极性输出 (3)、dac0832 的工作方式 dac0832 转换器可以有三种工作方式，即直通方式、单缓冲方式和双缓冲方式。 直通方式直通方式：这时两个 8 位数据寄存器都处于数据接收状态，即了 le1 和 le2 都为 1。

32、因此，ile1，而、都为 0，输入数据直接送到内部 da 转换器去转换。这种方式可用于cs1wr2wrxfer一些不带单片机或微机的控制系统中。 单缓冲方式单缓冲方式：这时两个 8 位数据寄存器中有一个处于直通方式(数据接收状态)，而另一个则受单片机送来的控制信号控制。 双缓冲方式双缓冲方式：这时两个 8 位数据寄存器都不处于直通方式，单片机或其他微机必须送两次写信号才能完成一次 da 转换。 dac0832 时序图如图 2-4-3 所示。 图 2-4-3 dac0832 时序图 112.4.2、电路实现图 2-4-4 本设计中，采用单极性直通模式，因此 ile1，而、都为 0。运放选cs1w

33、r2wrxfer用 741。d1、d2是起输入保护作用的。输入保护是指当输入端所加的电压过高时会损坏输入级的晶体管。在输入端处接入两个反向并联的二极管，将输入电压限制在二极管的正向压降以下。该模块是实现频率步进可调的关键之一，实现频率的粗调。当 at89c52 的 p2 端口输出的数字子信号加到 dac0832 上时，741 输出端口输出一固定电流，当数字信号变换时，输出电流也跟着变化，数字信号变化与数字信号变化成线性关系时，既可达到步进调频的目的。2.5、锁相环模块2.5.1 芯片介绍（1） 、mc145151 引脚介绍8mcl4515 是具有双模分频比、预置定频值的锁相环频率合成器集成电路

34、。适用于高频通信设备作频率合成器用。它们的引脚功能见表 2-5-1 所列。表 2-5-1 引脚 符号 功能 引脚 符号 功能 1 fin 压控振荡器高频信号输入端 16 n5 2 vss 接地线 17 n6 3 vpo 电源电压输入端口（39） 18 n7 4 vpi 锁相检测状态信号输出端 19 n8 5 ra0 20 n9 见 1115 中的说明 6 ra1 7 ra2 此三脚为一组 3 位二进制代码，用以决定基准频率的分频数 8 pd2 21 t/r 发送接收偏离附加数值，当此脚为低电平时，将有一个附加数值 856 被加至 n 二进制数中，从而产生频率偏离 9 pd3 锁相检测状态信号输

35、出端，且与 4 脚效果相同 22 n12 10 fv 基准比较频率信号输出端 23 n13 11 n0 24 n10 12 n1 25 n11 见 1115 中的说明 13 n2 26 osc out 14 n3 27 oscin 基准信号输入，输出端 1515 n4 这几只脚与 1620、2226 脚为 14 位二进制数代码，n0 为最低位，n13 位最高位，此组二进制数的大小决定压控振荡器输入信号计数器的分频数 28 ld 锁定状态输出端，当此环路进入锁定状态时，输出高电平 (2)锁相环频率合成器的基本原理45 12锁相环电路是一个负反馈环路。图 2-5-1 给出了一种最简单的见 pll

36、频率合成器的框图。它由基准频率源、鉴相器、低通滤波器、压控振荡器等部分等组成。 图 2-5-1 锁相环频率合成器的原理框图 基准频率源：基准频率源提供一个稳定频率源，其频率为 fr，一般用精度很高的石英晶体振荡器产生，是锁相环的输入信号。鉴相器：鉴相器是一个误差检测元件。它将基准频率源的输出信号 fr的相位与压控振荡器输出信号 ff的相位相比较，产生一个电压输出信号 ud，其大小取决于两个输入信号的相位差。压控振荡器：压控振荡器的输出信号频率 f0与它的输入控制电压 u0成一定比例，而分频器将锁相环的输出信号 f0反馈给鉴相器，形成一个负反馈，从而使输入信号和输出信号之间的相位差保持恒定。分频

37、器：分频器为环路提供一种反馈机制，当分频系数加 n=1 时，锁相环系统的输出信号频率f0等于输入信号频率 fr。f0=fr （2-5-1）信号锁定后有 f0=ff=fr （2-5-2） 当分频器的分频系数 n1，有f0=n. ff即 ff = f0/n （2-5-3）环路锁定后有 ff= fr,f0=n. ff =n. fr 若改变 n,则 ff fr，环路失锁，这时环路就进行频率捕捉和相位捕捉。经过一段时间后，环路重新进入锁定状态，频率合成器完成一个频率转换过程，此时频率合成器输出为一个新的稳定频率。当环路处于稳定状态时，输出和输入之间存在一定量相位误差。而对于输入信号频和输出信号频率而言，

38、二者却是成比例的，这时环路处于锁定状态，这是锁相环电路的个特点。用种方法可以得到非常精确的频率控制。而其他的频率控制方法，在稳态时总是存在一定的频率误差。2.5.2、电路实现图 2-5-2mc145151 是本设计中频率合成器部分的核心。他包含图 2-5-2 中的鉴相器 pd 和程序分频器n。本设计中的参考频率 fr 由 mc145151 对 11.0592mhz 晶体振荡器频率分频。mc145151 和外围环路滤波 13器 lf 以及由成器,保证了输出频率的稳定和精确。fr 由 ra0,ra1,ra2 三脚值决定。如表 2-5-2 所示。该设计中，不同的波段，步进频率值不同9，因此，ra0,

39、ra1,ra2 三脚值设为 001、100 及 111，对11.0592m的晶振进行分频，将基准频率 fr 设为 86.4k、10.8k 及 1.35k。如表 2-5-2 所示表 2-5-2ra2ra1ra0分频值00080 00 01 11281280102560115121 10 00 010241024101204811040961 11 11 181928192该模块是实现频率步进可调的另一关键电路，实现频率的细调。max038 的 sync（位同步信号输出,允许内部振荡器与外信号同步，将其与 lm145151 的压控振荡器高频信号输入端 fin 相连，将 max038 的输出频率 n

40、 分频后，与 lm145151 的基准步进频率比较，当两者相等时，op27 的输出端输出电压为 0，当两者不等时，op27 的输出电压不为 0，这变刺激，sync 位同步信号输出，再次与基准频率比较，直至 op27 输出为 0，vfadj=0v，f0(mhz)=iin(a)cf(pf)，即可将输出频率锁定在固定的频率点。2.6、滤波模块常用滤波器的频响有三种：巴特沃斯型,切比雪夫型和椭圆型，如图 2-6-1 所示图(a)是巴特沃斯响应曲线，它通常最平坦，但过渡带较大，适用于对通带要求较高，而需去除的频率离通带较远的情况。图(b)是切比雪夫响应曲线，通带内有纹波现象，其过渡带介于二者之间。图(c

41、)是椭圆型滤波器的响应曲线，可以看出其过渡带最窄，通带内有纹波，而且阻带内出现寄生通带，它适用于需滤除频率离通带较近的情况，同时要考虑阻带内幅度较大的信号不要落在寄生通带内2。图 2-6-1本设计中频率范围宽，因此，要求滤波电路的频带范围也要宽，且要求在通带频带内分布均匀，但不能存在寄生通带。切比雪夫 i 型滤波器恰好符合这些要求。切比雪夫 i 型滤波器是由巴特沃思滤波器滤波器演化而来的12。这种滤波器的幅度特性平方为：|ha(j)|2=1/(1+2tn（/c）) 2-6-1tn（x）= 2-6-21|)coshcosh(1|x|)cos(cxxnarxnaros 14切比雪夫滤波器的滤波特性

42、具有下列特点： 、所有曲线在=时通过点，因而把定义为切比雪夫滤波器的截止角频率。c211c、在通带内，在 1 和之间变化；在通带外，特性呈单调1c)( jha2111c下降，下降速度为 20n /dec。d、n 为奇数，ha(j0)1；n 为偶数，ha(j0)。通带内误差分布是均匀的，实际上这211种逼近称为最佳一致逼近。因此通带等波纹滤波器是在通带内以最大误差最小化对理想低通滤波器的最佳一致逼近。为设计方便对低通原型电路实现的元件值已制成如表 105 所示的表格，表中是不同阶次n，在通带内起伏波纹为 l db 时两种实现的归一化元件值。当 n偶数时，在0 系统函数值为|ha(j0)| ，因而

43、用达林顿电路结构实现时 rl 不再等于信源内阻只 rs，表 2-6-1 中211n偶数时，归一化负载电阻选为 rl/rs025。表表 2-6-1 切比雪夫 i 型低通原型滤波器归一化元件值(1db 波纹)nrl/rs l1，c2，l3，c4，l5，c6，l7，11.00 1017720.2537779030013 31.001.002 2023602360 0994199412 20236023640.254569905428536800340651.00213491091130009109112134960.2547366057166024005764553530348671.0021666

44、111153093611735309361111521666nrl/rs c1， l2， c3，l4，c5，l6，c7，1db 波纹时，纹波欺负参数 由公式|ha(jc)|=10-1/20得：=0.50885，阻带衰减-151db 时，根据本设计的频率范围，取通带边缘角频率 c=212106,阻带边缘频率 s=224106根据式 2-6-1 及 2-6-2 得:|ha(j)|=10-15/20及 tn(2)=10.8751,求的 n=2.34取 n=3,rs=100。根据表 2-6-1 求得各元件值：l1=rs/c*l1,=100/212106*2 2023602362.68uhc2=1/(c

45、* rs)* c2=1/（212106*100）* 0 099419941 132pfl3=rs/c*l3,=100/212106*2 2023602362.68uh具体电路如图 2-6-1 所示 15图 2-6-2第 3 章 软件设计3.1、程序3.1.1、流程图 图 3-1-13.1.2、源程序本设计的程序主要功能是由单片机结合按键实现的，其主要子程序就是键盘扫描程序，键盘扫描程序及其相关注解如下：void keyscan() if(key1=0) /判断键 1 是否按下 delayms(120); /延时消抖 if(key1=0) /二次判断键是否按下 p2 加 1 系统初始化 开始 有

46、按键？ 是p2 减 1 按键2 按键3 波形切换 是否按键4 波段切换 按键1 消抖 读取键值 按键5 p2 复位 16 i+;p2=i; /n 加 1 if(key2=0) /判断键 2 是否按下 delayms(120); /延时消抖 if(key2=0) /二次判断键是否按下 i-;p2=i; /n 减 1 if(key3=0) /判断键 3 是否按下 delayms(120); /延时消抖 if(key3=0) /二次判断键是否按下 j+; p1=(boduank%3)+qiehuanj%3; /波形切换 if(key4=0) /判断键 4 是否按下 delayms(120); /延时

47、消抖 if(key4=0) /二次判断键是否按下 k+; p1=(boduank%3)+qiehuanj%3; /波段切换 if(key5=0) /判断键 5 是否按下 delayms(120); /延时消抖 if(key5=0) /二次判断键是否按下 i=0 x00; p2=i; /n 复位为 0 完整程序见附录 iii 3.2、电路仿真（1）仿真电路图如图 3-2-1 所示（局部仿真）,二极管用来指示部分引脚值的输出变化，以便观察。按下加减键，观察输出数据变化，记录入表 3-2-1。按下波段切换，波形切换键，通过二极管观察，i/o 输出变化。 17仿真电路图 3-2-1仿真数据记录如表 3

48、-2-1 所示表 3-2-1数字信号输出电流（ua）000000000.216425000000012.2099000000104.1662000000116.1422000001008.075440000010110.06020000011012.00770000011113.97490000100015.88790001000031.50120010000062.704701000000125.06610000000249.70311111111497.631数据分析：由上表的数据可知数字信号与电流成线性关系，由此可知方案可行。第 4 章、硬件调试4.1 制版（1） 、电路原理图见附录 i

49、。元件清单见附录 ii（2） 、pcb 图如图 4-1 所示。 18图 4-1 pcb 图（3）元器件焊接：按图 4-1 所示，制作电路板，并将元器件逐个焊接在印制电路板上，元器件引脚要尽量的短。4.2、硬件调试接好电路后，检查电路无误后，进行调试。调试图 4-2-1（1）连续调频 改变电位器的电阻值，用示波器观察电路输出波形。按下 3 号按键，观察波形的变化。切换对地电容，观察频率值的变化。波形图如图 4-2-2、4-2-3、4-2-4 所示。（2）步进调频 19将 d/a 转换模块的输出端与信号发生模块相连，改变数字信号 n 值，观察波形的变化，将数据记入表4-2-1 中，切换对地电容值，

50、改变数字信号 n 值，并将数据记入表 4-2-1。波形图如图 4-2-2、4-2-3、4-2-4 所示。将数据生成图表，如图 4-2-5 所示。 图 4-2-2 图 4-2-3 图 4-2-4 图 4-2-5 表 4-2-1n f1(c=66)f2 (c=360p)f3(c=533p)f4(c=4300)1 85.515.6710.61.310174.832.0521.62.71127049.533.44.1100358.965.7944.45.5101447.181.9755.46.9110534.898.0466.28.2111619.6113.676.79.51000717.8131.6

51、88.811.011001795.2145.898.412.21010879.8161.3108.913.51011963.8176.7119.314.811001048.9192.3129.916.111011136.2208.3140.717.411101217.5223.2150.818.711111304.7239.2161.620.03100001398.5256.4173.221.5100011474.4270.3182.622.6 20100101567.6287.4194.124.06100111642.9301.2203.425.2101001726.3316.5213.82

52、6.5101011818333.3225.127.9101101907.4349.7236.229.3101111990.9365246.530.6110002066.1378.8255.831.7110012147.5393.726632.96110102235.3409.8276.834.3110112331.3427.4288.735.8111002413.6442.5298.937.05111012479.1454.5307.138.05111102572.9471.7318.639.5111112647.6485.4327.940.61000002755.1505.1341.242.310000005244.6961.5649.480.51000000011136.552041.71379.1170.91000010111404.811404.8211221121425.61425.6178.2178.2178.2178.2将锁相环模块也连接上，在观察数据，可以发现输出频率严格按照 n.fr变化（3） 、幅度测试将同相运算放大模块（lf357）与 max038 的输出端相连调节电位器，观察输出电压幅值变化情况。电压峰峰值在 2v 至 12v 之间连续变化。(4)、数据分析、由表 4-2-1 及图 4-2-5 可知，数